解码系统的硬件结构图

没有公告

	加入收藏
	设为首页
	联系本站

| 首页 | 新闻 | 文库 | 方案 | 技术 | 独家 | 座谈 | 下载 | 图库 | 开发板 | 仿真器 | 邮购 | VIP会员 | 芯片代购 | 客户评价 |

您现在的位置： AnalogCN安诺电子 >> 图库 >> 电路图 >> 电路图信息

解码系统的硬件结构图

图片作者：admin

更新时间：2008-7-2 1:55:02

查看次数：

推荐等级：★★★

秒

　图片简介：

用BF533芯片实现的MPEG-4解码系统包括硬件平台设计和软件设计两大部分。整个系统包括码流接收单元、视频解码单元、逻辑控制单元、数据存储单元、数模转换单元和视频显示单元。由于整个系统是在EZ-kit Lite开发板上实现的，可以利用开发板上的现有模块。数据存储单元可用板上的32MB SDRAM代替，逻辑控制单元可用开关SW4～SW7对可编程引脚的控制来实现，数模转换单元可用D/A转换器ADV7171来实现，视频显示单元就是连到EZ-kit Lite开发板视频接口上的电视，码流接收单元可用事先存放到SDRAM上的码流来模拟。整个系统的硬件结构如图

　网友评论：（评论内容只代表网友观点，与本站立场无关！）

【发表评论】