1．芯片评述

    ADSP—TSl01是高性能TigerSHARC DSP系列的新成员。芯片工作频率为250 MHz，TigerSHACR DSP提供最小功耗下最高级的浮点性能。TigerSHARC DSP支持8／16／32位数据运算，内部有组成三个存储体与用户定义分段的6 Mb的片内SRAM。3条内部128位宽的内部总线提供1个总的8．64 GB／s的存储器带宽。

2．芯片关键的特性

    ①ADSP—TSIOI内核的最高时钟频率是300 MHz，指令周期可达到3．3 ns，可以提供1．8 GFLOPS的浮点处理能力。

    ②6 Mb的片内SRAM存储器。

    ③19 mm×19 mm(484球)或27 mm×27 mm(625球)PBGA封装。

    ④双运算模块，每个包含1个ALU，1个乘法器，1个移位器和1个寄存器组。

    ⑤双整数ALU，提供数据寻址和指针操作功能。

    ⑥基层I／O包括14通道的DMA控制器，外部端口，4个链路口，SDRAM控制器，可编程标志引脚，2个定时器和定时器记满引脚等。

    ⑦IEEE 1149．1兼容的JTAG端口用于片上仿真。

    ⑧片上仲裁通过共享总线可无缝连接多达8个TigerSHARC DSP。

3．典型特性

    ①具有超高性能：静态超标量体系结构，在1个周期内最高可执行4条指令，完成24个16位定点运算或6个浮点运算，利用ADSP—TSXXX的SIMD(单指令多数据流)特性，其峰值运算能力可达每秒20亿次40位乘法累加或5亿次80位乘法累加。

    ②处理速度高：4 ns指令周期，1 500 MFLOPS峰值32位浮点运算速度，1 024点复数FFT处理时间为39．34us。

    ③动态范围大：支持32位单精度和40位扩展精度浮点格式，可直接支持定点和浮点两种数据类型。

    ④通信带宽及内存容量大：传输速率达1 GB／s的4个高性能Link El，可以无需复杂外部电路进行处理器与处理器之间的互连，具有支持主处理器和DMA控制器同时访问的多达6 Mb的高速内存，非常适应于构成多处理器分布式并行处理系统。

    ⑤内部包含2个支持32位、40位浮点及8位、16位、32位、64位定点运算的运算核，2个运算核并行工作，可以完成相同的任务，也可以完成不同的任务。内核FFT运算采用基2一基4混合算法。

    ⑥嵌入SDRAM控制器：使处理器可以直接与标准的SDRAM进行无缝连接，方便外部存储容量扩充，成本低，可靠性高。

    ⑦支持多DSP并行机构：可以无需附加外部仲裁逻辑，实现多达8片TSl01共享总线的无缝连接，适应于构成紧耦合式并行系统。

    ⑧提供了Host微处理器接ICl，Flag标志等功能，非常适于高速实时信号处理场合，成为构成并行处理系统的理想DSP芯片。

    ⑨兼具ASIC和FPGA信号处理能力和指令集处理器的高度可编程性及灵活性。

    ⑩支持汇编、C、C++语言，并在同一程序中可以互相调用；具有并行处理能力、多处理器系统支持能力、3G特殊指令集。

4．主要功能

    ①提供高性能静态超(级)标量DSP操作，对电讯红外结构和其他较大的需求多处理器DSP应用的优化。

    ②完成特别好的DSP算法和I／O基准测试，如表lO．4、表10．5所列。 

    ③支持内部存储器、外部存储器、存储器映射外设、链路口、主处理器和其他(多处理器)DSP之间的低开销DMA转换。

    ④DSP结构通过极灵活的指令集和高级语言使DSP容易编程。

    ⑤用低的通信开销启动可伸缩的多处理系统。

 
5．典型产品

ADSP—TSl01S典型产品及性能如表10．6所列。