1．双运算模块和双整数ALU

    早期的ADSP一21060 SHARC DSP存在一个瓶颈——只有一个运算模块：这种情况在使用了SIMD设计的ADSP一21160 SHARC DSP中有所改善。TigerSHARC这方面做得更突出。因为TigerSHARC有两个相互独立的运算模块(CB)，每个运算模块拥有一个128位宽的存储器。该存储器能够处理多个定点值或单个浮点值，因此，TigerSHARC每周期能够提供峰值8个1 6位的MAC。在处理类型的应用中，经常会用到这种并行操作。

    TigerSHARC同时还拥有2个整数ALU(IALU)，能够提供强大的地址产生能力。它们支持各种通用DSP处理能力，如进行缓冲和位反序寻址，为数字信号处理中经常用到的滤波FFT算法提供了便利。

    双运算模块使得TigerSHARC的浮点处理能力是以前SHARC DSP的两倍，时钟频率从40 MHz上升到250 MHz。两者结合在一起，使得TigerSHARC的性能是SHARC的12倍还要多。另外，TigerSHARC为通信应用而设计的指令使得其性能更加优越。进行浮点代数计算时，TigerSHARC的向量算法使得单个周期内可以完成8个16位定点乘法运算。如果将时钟速的增加考虑在内，TigerSHARC DSP完成定点乘法的速度是以前SHARC DSP的50倍。与ADSP一21160的不同之处在于，TigerSHARC可以完全独立地对运算单元操作。因此TigerSHARC DSP可以在1片芯片上同时完成定点和浮点计算。这也是TigerSHARC在3G基站中得到广泛应用的原因。

    2．DMA支持

    DMA控制器也是通过这些内部总线传输数据，并通过Cycle Stealing获得所需带宽的。不过即使所有的DMA控制器以最大的速度接人外部数据端口和Link接口(一种将多片TigerSHARC DSP连接在一起的点对点通信通道)，其数据传输率也只有1．5 GB／s。这个数值比内部总线带宽的20％还要少。因此，仍然有高于10 GB／s的带宽可用于计算活动。

  3．片内存储器

  TigerSHARC DSP的片内存储器很大，有3个2 Mb的快速SRAM存储组。每个组都是既能存储指令也能存储数据，以利于软件结构的灵活性。每个存储组都是32位×64字大小配置，但它们可以1次访问4个字，因此每个块的存储容量都是16K×128位。

    4．寄存器文件

    TigerSHARC的寄存器文件比ADSP一21060 SHARC DSP和ADSP一21160 SHARC DSP都要大得多，这样由c／c++编译生成的PC编码就更加高效。每个计算单元包含32个32位的寄存器，而且每个IALU有40个32位的寄存器。寄存器一大，更多的数据就可以不存储到存储器里面而存到寄存器里，可以将存储器空出来用于复杂计算。通过清理寄存器，使其用于中断服务程序(ISR)。它还能完成快速中断处理。在C应用中，转换时前后切换时间大大缩短，通过使用4个字装载和存储程序来实现寄存器间的交换。

    效率提高后，可以将以前需用汇编语言编写的代码用C编译器来写。这样既增加了开发成果，同时也缩短了产品的上市时间。

    5．易于升级(DSP间、板间和系统间)

    TigerSHARC有两种数据接口：Link端口和簇总线在片内、片外提供的多个同时的数据通道。Link端口提供本地、板外和系统间的连接，而簇总线只是一个高带宽的本地接口。

    6．Link端口

    SHARC DSP系列最重要的一个特性就是Link端口。Link端口为处理器与处理器间的数据传输提供了一个快速的独立的物理通道。Link端口完成的点对点间的数据通信连接和主数据总线同时进行。Link端口是全双工的，有两个DMA通道(不同方向)。在一个多TigerSHARC DSP应用中，Link端口可以实现处理器间数据无缝连接，并有助于在一个电路板上和多块板上以及系统之间组建大的处理器阵列。

    根据具体应用，DSP可以组建各种拓扑结构，如流水线(,--I用于显控)和网状阵列(可用于声呐波束形成)。每个TigerSHARC DSP有4个Link口，8位数据宽度，各有自己的时钟。每个Link口传输速率可达250 MB／s，当通过Link端口传输1个4个字宽的数据(128位宽)时可以占用互联总线的全部带宽。Link口也可以用来将外部的I／O器件连接到Tiger—SHARC DSP。通过内部的由FPGA生成的Link口DMA控制器，可以将数据传出或传入TigerSHARC DSP。

    7．簇总线

    除了Link口以外，TigerSHARC DSP还有一个64位总线接口，支持多达8个DSP．外部有存储器或其他外设。这个总线也叫簇总线，允许TigerSHARC DSP对内部存储器和簇总线上其他处理器的寄存器空间进行寻址。这意味着数据能够快速而且有效地共享，尤其是在广播模式下，数据可以同时发送到其他所有的DSP上。簇总线可以工作在基频250 MHz的倍分频上。大部分的设计使用3：1时钟驱动(总线工作在83．333 MHz)，带宽可高达667 MB／S，簇总线有6个独立的DMA通道，以简化流入和流出处理器的数据活动。

    8．开发工具、仿真器和库

    ADI公司和第三方支持开发了TigerSHARC相关的软件工具。主要的开发工具是ADI公司的Visual DSP++。Visual DSP++提供了基于Windows的开发环境，用于创建编译、调试和管理应用。程序员可以使用C++、C或汇编语言(也可以结合在一起)进行编程。Visual DSP++还提供一个精确到周期的仿真软件以及JTAG的ICE调试工具的用户接口。现在实时操作系统在DSP领域应用很广泛，因为它可以最大限度地利用DSP的有效处理能力。

  最知名的系统(如OSE和VSPWorks)都和TigerSHARC DSP有接口。ADI公司的Visual DSP++提供他自己的内核(VDK)；高级开发环境和CASE工具(如Gedae)很快也会推出。

  同时为计算、相关、FFT以及其他常用的DSP功能开发的高度优化的信号和图形处理库也已经提供，大大减少了开发新项目的周期。

    9．从SHARC DSP升级到TrigerSHARC DSP

    通常升级到一个新的芯片所考虑的主要问题，是将已经写好的代码移植到新的器件所需

的时间。这对于一个项目的开发周期所产生的影响比开发新的硬件还要长，尤其当软件工程师必须得重新学习新的开发环境和新的汇编语言时。ADI公司的SHARC DSP系列使用相同的Visual DSP++开发环境，并且其汇编程序的风格相似，从而解决了这个问题。

    TigerSHARC的汇编语言的代码风格和以前的SHARC风格相似。这样，代码读写都很简单，指令间用“；’’分开，与C语言风格基本相同。四个指令可以组合成一个指令“行”(用“；；”分开)，并可以在同一周期内完全装入处理器。

    因为寄存器既可以单独访问也可以集体访问，所以很多指令可以被打包成一个单独的指令行。在原来的SHARC DSP上实现循环功能必须通过专门的循环指令，生成零开销的循环。TigerSHARC DSP里没有DO UNTILL的结构，与之相反，除了第一次和最后一次循环外，分支目标缓存(BTB)提供无开销循环。TigerSHARC有两个自动循环计数器，用于实现单循环处理。