1．内部总线

    TigerSHARC拥有3条独立的128位宽的内部数据总线，用于输入／输出存储器的数据和指令。因此，对于一个250 MHz主频的器件，如果在每个指令周期内传输的信息量为48字节，那么它的带宽就能够达到12 GB／s。在这些内部总线上，1个典型周期内可能完成从1个存储块装载4个并行指令，同时从第2个存储块里向4个不同的寄存器里读4个字(4个完整的32位字)，然后将4个的值存到第3个存储块里。当然，所有的这些数据传输和该器件的计算部分是并列进行的。

    2．TigerSHARC的内核

    TigerSHARC是第1块采用静态超标量结构的DSP芯片。它吸收了众多超标量计算机的优点，包括存储器访问结构、指令分支预测、互锁寄存器等新的技术，有些技术原来是用在通用计算机处理芯片上的。这里“静态”的含义是指令级的并行在解码和运行之前就决定了，而“超标量”是指芯片内部具有多条流水线，可以同时取得多条指令(TigerSHARC可以同时取得4条不同的指令)。互锁寄存器技术保证了当流水线复杂时，程序的执行不会被流水线延时而打乱。指令分支预测是通过1个128位的分支目标缓存器(BTB)实现的，目的是为了减少分支延时。

    在TigerSHARC内部，包括1个程序控制单元、2个完全独立的计算单元、2个地址产生器、3块内部存储器、多条管道以及DMA控制器，如图10．1所示。

    由于采用了超长指令字机构(VLIW)，TigerSHARC在1个指令周期可以执行4条指令。SIMD机制使得它可以同时操作多个32位的浮点数或32--16—8位的定点数。

    TigerSHARC的2个计算单元可以完全独立地运作，也可以通过SIMD方式执行同一条语句(不同操作数)。每个计算单元包括ALU、MPU和SHIFTER等3个计算模块。这些计算模块可以进行64位、32位的定点、浮点运算。每个计算单元有32个32位的数据寄存器，1个64位的数据是由2个寄存器中的内容组合而成的。数据传输以及MPU的某些输出甚至可以达到128位的宽度。

    仅仅依靠2个计算单元的SIMD方式提高并行处理能力是不够的。TigerSHARC在每个计算单元内部也采取了SIMD的思想(尽管没有这样称呼)，当它取得1个64位数据时，是放在2个通用寄存器中的。TigerSHARC既可以将其理解为1个64位的数，也可以理解为2个32位的数据，也就是说它支持宽度可变的运算。对于每个寄存器中的32位数据，Tiger-SHARC既可以将其理解为32位的浮点数，也可以理解为1个32位、2个16位、4个8位的定点数。这在众多的DSP中是极其少见的，也使得TigerSHARC非常适合处理图像、视频和语音等信息。(在图像与视频处理中，经常要对8位数据进行运算，如计算红、蓝、绿的值)

    TigerSHARC可以在1个时钟周期内完成2个32位的浮点乘JJn运_算。对于定点数据，可以完成4个32位×32位的定点乘加运算，或者8个16位×16位的乘加运算，甚至16个8位×8位的乘加运算。图10．2解释了1个计算单元完成这些运算的过程。

    TigerSHARC的内存被分为三块，一块被用于程序存储空间，另外两块用于数据存储空间，用户可以对其进行自由分配。另外配备了一套地址线和两套数据线，可以在取一条指令的同时，取得两个数据。ADI公司到目前为止，没有公布其内存容量。但值得一提的是，Tiger—

SHARC的内存支持变字长数据连续存储，也就是说不同字长的数据可以连续地存放在内存空间中，而不会造成内存的浪费，其内部存储器带宽可达12 GB／s，这是非常诱人的。ADI公司也没有公布外部存储器的接口形式，但是声称外部存储器带宽可达800 MB。