1．芯片评述

    ADI公司设计TigerSHARC(俗称“虎鲨”)DSP芯片的初衷主要是为了通信方面的应用；但事实上，TigerSHARC同时也是雷达、声呐以及其他确定性的单周期大运算应用领域的出色选择。

    实时DSP系统需要快速而且确定的I／0和数据处理能力。其应用领域小到通过单通道输入数据对一个小图像进行基本处理(滤波或均衡)，大到一个有上百个输入通道和巨大并行处理需求的声呐系统。尽管不同应用的I／O数量和数据量的差别巨大，ADI推出的Tiger—SHARC DSP(ADSP—TSl01S、ADSP—TS201S)都能满足这些需求。TigerSHARC DSP专门用于通信和大的需要多DSP处理的应用，包括雷达、航空电子、声呐以及专业音频设备(混音器、数字音效)。TigerSHARC DSP主要性能如下：

    ①单个250 MHz主频的处理器处理能力可达1．5 GFLOPS。

    ②支持8、16、32位定点和浮点处理——单个处理器能够处理一个复杂的数字信号处理应用中的所有问题。

    ③低功耗，平均为1．5 W(最大为2．7 W)，使得在实际应用中高密度多处理器成为可能。(同等性能的RISC CPU功率可达10---15 W)。

    ④除了主系统总线外，4个250 MB／s速率的处理互联链路口使并行处理数据成为可能。

    DSP和通用处理器及RISC的区别，主要是它的可预测性(所有指令的单周期执行时间)、系统内高效的传输数据以及低功耗。TigerSHARC DSP拥有DSP所有这些优点而且性能表现更优。表10．1为TigerSHARC DSP拥有DSP的基准测试。

  在250 MHz频率时的峰值速率：   

  1位    16 MMACPS

  16位    200 MMACPS

  32位定点    500 MMACPS

  32位浮点    1 500 MMACPS

  表10．2为ADSP—TS201s与TMS320C6713—300／C6415T—1000的性能对比。

    2．目前世界上的主流DSP芯片

    表10．3给出了目前常见的5种DSP的主要技术性能指标，还给出了IBM公司的Power PC系列处理器的典型性能指标。PowerPC系列虽然属于MPU，但是由于它的出色处理性能，而且功耗低(相对于Intel公司的CPU)等特点，使得它非常适合于嵌入式的实时信号处理，且占有大部分市场。但由于PowerPC毕竟属于CPU，在结构上和DSP有些差异，例如它没有内部DMA控制器、I／O处理器、存储器外设接口；内核在计算的同时，还需要负责读取数据，使得整个处理时间加长。因此虽然PowerPC系列有着标称值很高的指标，但是对于需要持续实时信号处理的系统并不一定都合适。

    TigerSHARC适合于多DSP互联、动态范围大、带宽处理量比较平均的持续实时信号处理系统；TMS320C64系列适合于动态范围不大、对DSP片间互联要求不高的持续实时信号处理系统；MPC7410适合于动态范围大、对DSP片间互联要求不高、带宽处理量比较小的事后数据处理系统。

    3．TigerSHARC系列产品

    目前的TigerSHARC系列产品包括ADSP—TSl01S、ADSP—TS201S、ADPS—TS202S、ADSP—TS203S。ADSP—TSl01S具有14个DMA通道和4个处理器间点对点通信的8位双向Link口；每个Link口支持最高250 MB／s数据传输，加上外E1支持最高800 MB／s的数据传输，总的I／O带宽可达1．8 GB／s。高端的ADSP—TS202S具有14个DMA通道和4个用于处理器间点对点通信的4位发送、4位接收的全双工低电压差分(LVDS)双向Link口，在每个方向支持最高500 MB／s的数据传输，加上外口支持最高1 GB／s的数据传输，总的I／0带宽高达5 GB／s。

    4．TigerSHARC的主要特点

    TigerSHARC是第1块采用“静态超标量”结构的芯片，具有非常优越的性能，每秒钟可以完成2亿次乘加运算(MAC)。

    ①核的特征

    ◆16位定点芯片的处理速度可达200 MMACS(频率为250 MHz)；

    ◆32位定点芯片的处理速度可达500 MMACS(频率为250 MHz)；

    ◆32位浮点芯片的处理速度可达1 500 MMACS(频率为250 MHz)。

    ②静态超标量结构与SIMD方式相结合，使得它能够：

    ◆在1个时钟周期内完成8个16位的乘加运算与40位累加；

    ◆在1个时钟周期内完成2个32位的浮点乘加运算和4个32位的定点乘加运算，与80位累加；

    ◆在1个时钟周期内完成2个16位的复数乘加运算；

    ◆提供单周期的加、比较、选择指令(ACS指令)，支持维特比算法；

    ◆提供位反转指令和加一减指令，使其可以高速地执行FFT运算。

    ③时钟频率为250 MHz，每秒钟完成2亿次乘加运算，4 ns指令周期时间。

    ◆每秒完成2亿次16位乘加运算；

    ◆每秒完成500兆次32位乘加运算；

    ◆12 GB／s的内部存储器带宽，6 Mb片内SRAM。

    ④可以对其进行灵活的汇编或C语言编程。

    ◆支持IEEE 32位浮点格式以及32位、16位、8位定点数格式；

    ◆支持有符号数、无符号数、整数、分数等多种数据类型；

    ◆由用户自定义程序空间和数据空间；

    ◆具有128个通用寄存器；

    ◆具有汇编级的代数运算指令；

    ◆性能优异的C语言编译器；

    ◆受到ADI Visual DSP集成开发环境的支持；

    ◆采用单指令多数据流(SIMD)指令集；

    ◆支持非规则的存储器访问；

    ◆完整的中断功能。    ‘

    ⑤14个DMA通道。

    ⑥通过外部总线可达2 000 MB／s的变换速率。

    ⑦通过4个链路口可达1 000 MB／s聚合的变换速率。

    ⑧32／64位外部口可达800 MB／s。

    ⑨128个一般用途寄存器。

    ⑩SDRAM控制器。

   (11). 无胶合多处理器群可达8个ADSP—TSl01的支持。

   (12). 优化的c／c++编译程序。

   (13). 1．2 V电源与3．3 V I／0。

   (14). 19 mm X 19 mm，0．8 mm球形间距或27 mm X 7 mm，1．0 mm球形间距BGA封装。

   (15). 0．13 ptm，6层金属工艺制造，含4 500万个晶体管。

   (16). ADSP—TSl01S芯片在频率为250 MHz时温度达0～85℃。

    5．功  能

    ①灵活的开发环境支持代数的汇编语言和C／C++语言。

    ②大的片内RAM可使编程容易。

    ③4个链路口在不需复杂的外部电路情况下也能直接实现芯片对芯片的连接。

    ④可视DSP++工具支持提供像其他ADI公司DSP一样的相同软件接口。

    ⑤多指令多数据(MIMD)流指令。

    ⑥完整的中断与完全的计算性能。

    6．应  用

    应用领域包括：医学的计算机层析成像(CT)和超声；声呐系统；回声和噪声抵消系统；飞行模拟器；基础结构设备；智能用品；测试设备；成像，打印机，视频。

    7．典型应用举例

    ①雷达。下一代的雷达需要更加强大的信号处理阵列来分辨更加隐蔽的目标。以前的系统一般使用处理器阵列，如SHARC DSP，但在大的系统里，处理器之间通过Link口传输数据存在瓶颈。TigerSHARC DSP处理器间Link口的带宽要大得多(4×250 MB／s，而SHARC是6×40 MB／s)，这样就可以搭建大的2维处理器阵列。TigerSHARC的Link提供内部错误检测(传输超时，接受总数据量检查)，并提供硬件令牌交换以实现可靠的双向使用。该能力将处理器单元有效地结合在一起，使得TigerSHARC成为先进雷达的最佳选择：快速的数据输入，处理器和并行／流水线结构，快速完成典型雷达算法。

    控制器Link口也可以用来连接外部I／0到处理器上，利用FPGA可以建立一个Link口，通过DMA控制器将从数字接收机接收的数据传递给处理器。这样，通过簇总线Tiger—SHARC，DSP可以集中处理数据并和其他的TigerSHARC共享数据。

    ②声呐。声呐应用的特点是输入通道数量多，单个通道的数据率低。这方面的典型应用是鱼雷的设计。鱼雷有128个通道，采样频率为200 kHz，数据宽度为24位。在这种情况下，输入DSP阵列总数据率才80 MB／s左右，这可以通过Link端口和标准的接口(如FPDP)轻松处理。多个TigerSHARC处理器通过Link端口或共享总线可以共享数据，形成灵活的多处理器系统。这里，TigersSHARC阵列可以对输入数据流进行分析并将结果反馈到主控机里(通常用PowelPC)。在嵌入式系统和恶劣环境下，对热损耗要求比较严格，而Tiger—SHARC因为具有低功耗和高效率的特点，因而成为最佳选择。

    ③3 G基站。通信应用领域的巨大市场对处理带宽的吸引力是巨大的。xDSL、远程访问服务器(RAS)、Modem服务器和3G基站，在评测其性能需求时，以GFLOPS为量级。采用FPGA和DSP是唯一能解决尺寸和功耗限制的方案。随着无线通信领域标准越来越多，项目开发时间越来越短，开发一个新的系统也日益困难。将开发工作分为DSP和FPGA两部分，能够更好地平衡DSP的灵活性和FPGA的低价性能。基站设计者喜欢使用TigerSHARC DSP，因为它具有特殊的汇编指令，可以简化某些解码和收缩算法的实现。