AD14060是第1款高性能DSP芯片模块，模块内的芯片之间以总线和连接口相连，并总线和剩余的连接口及控制线连至模块外，作为模块的外部接口。它充分利用了SHARC的扩展性强的特点，采用微芯片封装技术在内部封装了4个完全独立的ADSP一21060，成为一个单独的DSP联合体。它具有性能强大、集成度高、利于使用等特点，适合于数据吞吐量大、计算量高、密集度高的系统。其中AD14060是第1代产品，要用QFP封装；AD14160是第2代产品，采用BGA封装。

    多处理器的核为ADSP一21060 DSP微计算机。AD14060／AD14160模块有高的密度和性能价格比，对于要求高性能应用和单位面积功能性强的应用是理想的。

    AD14060／AD14160内链了4个ADSP一21060，构成了多处理器，从而具有了多处理器的特征、优点，单片型单封装峰值达到480 MFLOPS。DSP的片内SRAM提供了16 Mb模块内的共享SRAM。完整的共享总线(48位数据，32位地址)也带来模块外的扩展存储器或其他外设的接口。

    AD14060／AD14161完全由软件和硬件开发工具所支持，其中包括1个ADSP一21061 KZ—KIT Lite和开发软件。

    对480 MFLOPS的通过量来说，AD14060／AD14160没有竞争者。TI公司的双C40多片模块(MCM)提供了类似的功能，但是在一种有效的较大封装和大致等量的价格内仅提供80MFLOPS。Quad—SHARC AD14060／AD14160的目标是价格，就像使用MCMs的系统价格一样。

    (1)特  征

    ①ADSP一21060核处理器(…X4)；

    ②480 MFLOPS峰值，320 MFLOPS持续值；

    ③25 ns指令速率，4片处理器的每一个都是单周期指令执行；

    ④16 Mb共享SRAM(内部到SHARC芯片)；   

    ⑤可寻址4 G字的模块外存储器；

    ⑥48位共享存储器总线，48位数据总线；

    ⑦完全的32位地址总线；

    ⑧中断、标志引脚和定时器是按I／O的变化而变的；12路40 MB／s的Link口，4路40 MB／s的同步串口；

    ⑨32位单精度和40位扩展精度IEEE浮点数据格式，或32位定点数据格式；

    ⑩用户可配置的引导方式，总线优先权和其他特征与控制线；

    ⑩IEEE JTAG标准1149．1测试存取口和片内仿真。

    (2)AD14060内部结构

    AD14060内部封装了4片独立的ADSP一21060，每片SHARC与其他芯片通过1个Link口相连，同时4片SHARC的数据总线、地址总线、控制总线都连在一起，构成一个紧凑的联合体。其内部结构如图8．14所示。

    由图8．14可以看到，AD14060．中将每个SHARC的Link0、2、5用于内部相连，提供点对点的通信链路；Linkl、3、4引出，共12个Link口，每个Link口的吞吐量为40 MB／s；Series0用于内部相连，Seriesl引出，共4个Series口，每个串口的吞吐量为40 Mbps；地址、数据、控制总线在内部相连。由于SHARC芯片在设计时充分考虑了多处理的情况，为至少6片SHARC分配了地址空间，所以对于AD14060内部的16 Mb存储器，每片SHARC都可以自由访问。

    除此之外，AD14060还支持多种加载方式：EPROM加载、上位机加载、Link口加载、无加载方式等等。用户可以根据需要选择相应的方式进行加载。

    AD14060为308一Lead CQFP封装，每边长度仅为52 mm，厚度仅为4．3 mm。与用户自己设计四SHARC系统相比，该芯片隐藏了许多细节，并只引出一套总线，极大地降低了设计难度和布线的规模。一般认为使用AD14060可以节省60％的PCB面积资源，所以该芯片特别适合用在集成度高，运算量大的场合。

    (3)应  用

    多SHARC用紧密面积／限制体积设计，适用于大的阵列和图像处理器、智能导弹、航空电子学等。AD14060／AD14160的工业级和MIL—SMD级(5 V的AD14060／AD14160或3．3V的AD14060L／ADl4160L型)两者都可买到。