2．链路口
    (1)简介
    ADSP一2106X SHARC提供了6个链路口，每个链路口包括4根双向数据线、1根双向时钟信号线和1根双向确认信号线。链路口的时钟可以是处理器时钟的2倍，这样每个周期可以传输8比特数据。链路口I／O允许以各种连接方式与I／O外设连接，也可以按协处理器和多处理器方式连接。利用链路口可以组成各种维数的多处理器阵列。(注：ADSP～210—21061没有链路口。)
    (2)功能和特点
    ①链路口可以同时独立工作。
    ②链路口数据可以打包成32位或48位，可以被处理器核直接读取，还可以与片内存储器进行DMA传送。
    ③利用直接读和写，外部主机可以访问链路口。
    ④双缓冲的发送和接收寄存器。
    ⑤链路口传送由时钟／确认信号握手控制，可编程为发送或接收数据，每个链路口受一个独立的DMA通道支持。
    ⑥链路口提供高速的点对点数据传送，允许在多个处理器和外部的设备之间采用各种连接方式，包括一维、二维和三维阵列。
    表8．15列出每个链路口上的6个引脚。它们是4个双向数据脚(LxDAT3～0)和2根握手线——链路时钟(LxCLK)和链路确认(LxACK)。LxCLK允许异步传送数据，而LxACK信号提供握手。如果一个链路口被设置为发送器，它将驱动数据线和LxCLK线。如果被设置为接收器，则该口驱动LxACK线。
    图8．10为链路口之间的信号连接图；图8．11是一个链路口通信实例。
 
    (3)链路口和链路缓冲的对应关系
    6个独立于实际链路口的内部数据缓冲寄存器为LBUF0 5。这些缓冲寄存器和6个链路口的对应关系可以设定。一个链路口通过其数据引脚LxDAT3～0发送或接收数据，但在操作时，要指定一个链路缓冲。链路缓冲在DMA控制下读写内部存储器。
    记住，“链路口X”并不一定意味着“链路缓冲X”。
    链路口指定寄存器(LAR)，用来设置链路缓冲和链路口之间的连接关系。给同一个链路口指定两个缓冲，可以实现存储器到存储器的传输(DMA)。图8．12为链路口和链路缓冲的框图。
    (4)链路口的DMA通道
  链路缓冲0～5分别受DMA通道1、3、4、5、6和7支持：
    DMA通道1——链路缓冲o(与串口1接收共享)；
    DMA通道3——链路缓冲1(与串口1发送共享)；
    DMA通道4——链路缓冲2；
    DMA通道5——链路缓冲3；
    DMA通道6——链路缓冲4(与外部口缓冲EPB0共享)；
    DMA通道7——链路缓冲5(与外部口缓冲EPBl共享)；
    一些链路口有专用通道，而另一些与串口或外部口共享。

 
    (5)链路口中断
    链路口中断有3种形式：
    ①如果DMA被使能，在完成DMA数据块的传送后将产生一个可屏蔽中断。
    ②如果DMA被禁止，处理器核就可以像读写一个存储器映射单元(部分IOP寄存器空间)那样读写链路缓冲。在这种情况下，如果接收缓冲非空，或者发送缓冲非满时，将产生一个可屏蔽中断。
    ③如果一个外部的装置访问一个未被指定的链路口(或者访问一个链路缓冲被禁止的指
定了的链路口)，将引起一个可屏蔽的LSRQ中断。
    (6)链路口引导
    在复位时可以用链路口装载内部存储器。