网站公告列表

  没有公告

加入收藏
设为首页
联系本站
您现在的位置: AnalogCN安诺电子 >> 文章 >> 独家资料 >> 文章正文
  [组图]ADSP TS20XS系列DSP简介         ★★★ 【字体:
ADSP TS20XS系列DSP简介
作者:admin    文章来源:本站原创    点击数:    更新时间:2007-7-23    

ADSP TS20XS系列DSP简介

    随着半导体技术的飞跃发展,TigerSHARC处理器也在进一步发展。新一代TigerSHARC
处理器继续致力于更高的性能密度,更强大的运算性能,集成更大容量的片内存储器,并在更高I/O处理带宽方面得到更好的平衡。2003年,ADI公司发布了TigerSHARC的新成员,它们是ADSP TS201S,ADSP,TS202S,ADSP TS203S,其内核工作频率已高达600 MH,片内存储器已增加到24 Mbit。不断提高处理器时钟频率,采用更合理的结构性和新的存储器技术,以及高带宽的I/O接口,将使新一代基于TigerSHARC的产品增加了系统级性能,同时大大降低开发成本,功耗和芯片尺寸。因而在无线通信、军事、工业、图像和医疗市场的应用也将更加广泛。新一代TigerSHARC系列的推出以及更高性能处理的研究,将使ADI公司的高性能数字信号处理器得到更多用户的青睐。
    ADSP TS201S的主要性能:
    ·高达600 MHz运行速度,1.6 ns指令周期;
    ·24 Mbit片内DRAM;
    ·25 mm X 25 mm(576一Ball)PGBA封装;
    ·双运算模块,每个计算块包含1个ALU,1个乘法器,1个移位器,1个寄存器组和1个通信逻辑运算单元(cLU);    ’
    ·双整数ALU,提供数据寻址和指针操作功能;
    ·集成I/O接口,包括14通道的DMA控制器,外部端口,4个链路口,SDRAM控制器,可编程标志引脚,2个定时器和定时器输出引脚等用于系统连接;
    ·IEEE 1149.1兼容的JTAG端口用于在线仿真;
·通过共享总线可无缝连接多达8个TigerSHARC DSP。

    ADSP TS201S的主要优点有:
    ·提供高性能静态超标量DSP操作,专门优化适用于通信和需要多DSP处理器的应用;
    ·优异的DSP算法和I/O性能表现;
    ·DMA控制器支持14个DMA通道,可完成片内存储器,片外存储器,存储器映射外设,链路口,主机处理器和其他多处理器之间的低开销的高速传输;
    ·非常灵活的指令集和支持高级语言的DSP结构便于DSP编程;
    ·可扩展的多处理器系统,连接时仅需很低的通信开销。
    ADSP TS201S TigerSHARC DSP是一款性能极高的静态超标量处理器,专对大的信号处理任务和通信结构进行了优化。该处理器将非常宽的存储器宽度和双运算模块(支持32位和
40位浮点及8位、.16位、32位和64位定点处理)组合在一起,建立了数字信号处理器性能的新标准。TigerSHARC静态超标量结构使DSP每周期能够执行多达4条指令,24个16位定点运算和6个浮点运算。
    4条相互独立的128位宽度的内部数据总线,每条总线分别连接6个4 Mbit内部存储器块(Bank)中的1个,提供四字的数据、指令及I/O访问和33.6 GB/s的内部存储器带宽。运行在600MHz时,ADSP TS201S内核的指令周期为1.67 ns。若发挥其单指令多数据
(SIMD)的特点,ADSP TS201S可以提供48亿次40位MAC运算或者12亿次80位MAC运
算。表1.4显示了ADSP TS201S的性能指标。
 
    图1.2是ADSP TS201S内部结构框图。
    ADSP TS202S内部结构与ADSP TS201S基本相同,只是DRAM模块只有ADSP TS201S的
1/2,在运算块内没有CLU模块。另外工作时钟频率最高为500MHz。

 

在ADSP TS202S内部4条相互独立的128位宽度的内部数据总线,每条连接6个2 Mbi内部存储器块中的一个,提供四字的数据、指令及I/o访问和28 GB/s的内部存储器带宽。运行在500MHz时,ADSP TS202S内核的指令周期为2 118。发挥其单指令多数据特点(SIMD),ADSP TS202S可以提供40亿次40位MAC运算或者10亿次80位MAC运算。表1.5显示了ADSP TS202S的性能指标。

 

ADSP TS203S内部结构也与ADSP TS201S基本相同,只是DRAM模块只有ADSP TS201S的1/6,4 Mbit,在运算块内也没有CLU模块,链路口只有2个,DMA控制器少了4个,只能提供10个DMA通道。另外工作时钟频率最高为500MHz。在ADSP TS203S内部有4条相互独立的128位宽度的内部数据总线,每条连接4个1 Mbit内部存储器块中的1个,提供四字的数据、指令及I/O访问和28 GB/s的内部存储器带宽。运行在500 MHz时,ADSP TS203S内核的指令周期为2 ns。发挥其单指令多数据的特点,ADSP TS203S可以提供40亿次40位MAC运算或者10亿次80位MAC运算。表1.6显示了ADSP TS203S的性能指标。

 

    ADSP TS201S具有适合多DSP并行处理的突破性体系结构,它提供了比其他同档次DSP更高的处理性能:
    ·16位定点处理能力达4 800 MMAC/s,是TI公司C64X的1.6倍;
    ·浮点数处理能力为3 600 MFLOPS,是TI公司C67X的2.6倍;
    ·I/O带宽达5 GB/s,是1fI公司C64X处理器的3倍,内部存储器达24 Mbit是C64X处理器的3倍。
    ADSP TS201S具有优异的并行处理性能,极高的性价比,将为其在高性能数字信号处理
  系统中的应用提供广阔的天地。

 

文章录入:admin    责任编辑:admin 
  • 上一篇文章:

  • 下一篇文章:
  • 发表评论】【加入收藏】【告诉好友】【打印此文】【关闭窗口
    最新热点 最新推荐 相关文章
    前置放大器在移动医疗服务系
    便携式多通道大容量生理信号
    防腐监测仪的设计与应用
    基于AD1674的酶标仪的设计
    基于C/S模式的JRTPLIB库的测
    ffmpeg与jrtplib相结合应用
    blackfin模拟摄像头驱动中的
    可编程逻辑在数字信号处理系
    发现VDSP4.5一个BUG:单步调
    VDSP5.0双核工程下sml3中的变
      网友评论:(只显示最新10条。评论内容只代表网友观点,与本站立场无关!)
    版权所有:AnalogCN安诺电子 湘ICP备06016315号