|
|||||||||
 |
|
||||||||
|
|
||||||||||||||
| | 首页 | 新闻 | 文库 | 方案 | 技术 | 独家 | 座谈 | 下载 | 图库 | 开发板 | 仿真器 | 邮购 | VIP会员 | 芯片代购 | 客户评价 | | ||
 |
||
|
||
|
|||||
| 微波集成锁相环芯片ADF4106及其应用 | |||||
作者：孔德昭 卞… 文章来源：Internet 点击数： 更新时间：2007-5-17  |
|||||
|
孔德昭 卞长弘 高洪民 北京理工大学信息科学技术学院 电子工程系微波技术研究所 概述 锁相环是频率合成器的核心部件，是众多电子产品的主要组成部分，可广泛应用于工业、国防军事设施及民用产品之中。频率合成是经过大量的混频、倍频、分频、滤波等方式进行频率变换和组合，从而产生大量离散稳定频率信号的过程。这不仅使频率合成器具有庞大的体积和重量，更重要的是，其输出信号中的谐波、噪声及寄生频率等均难以抑制，频率范围也将受到限制。锁相频率合成主要是通过晶体振荡器提供的标频信号，在给定频率范围内，产生与该晶体振荡器稳定度相同的大量离散频率信号。 目前，在微波频率合成器中锁相频率合成技术得到了最为广泛的应用。因受器件工作频率的限制，锁相频率合成器同样需要采用倍频、分频、滤波等频率变换和组合方式，同时为了减小因倍频、分频滤波等频率变换方式所带来的各种干扰，研究人员正在努力提高锁相环芯片的工作频率。为此，本文介绍一种锁相环芯片ADF4106，该芯片具有很宽的带宽，良好的噪声特性和快速锁定时间。此外还具有功耗低、体积小、使用简便等特点。本文将结合芯片ADF4106对宽带锁相环频率合成器的设计及性能进行讨论。 锁相环芯片ADF4106 ADF4106内含低噪声数字相位、频率检波器，精密电荷泵，可编程参考分频器，可编程A预置，B计数器和双模分频器(P/P+1)，A计数器(比特)、B计数器(13比特)和双模预分频器(P/P+1)，可完成N分频(N=BP+A)，R计数器(14比特参考计数器)将分频后的REFIN频率送入鉴频鉴相器。ADF4106芯片的内部电路结构如图1所示。此芯片外接环路滤波器和压控振荡器(VCO)即可组成一个完整的锁相环路。用其设计的锁相环路具有很宽的带宽，这就意味着在高频系统中省去了另外使用倍频器的不便，消除了由倍频器所带来的谐波、杂波及噪声信号干扰，有利于提高系统性能、简化系统工艺，降低成本。  ◇ 主要性能 ADF4106的带宽为6 GHz，工作电压为2.7~3.3 V，期内独立的电荷泵(VP)可将系统的运转电压切换到3 V，可编程双模预分频为8/9、16/17、32/33、64/65，电荷泵电流可编程，并可编程反后冲脉冲宽度，同时可三线并行传输，数模锁定显示，具有硬件和软件掉电模式。ADF4106采用4 mm×3.75 mm CP-20封装，外部共设有20只管脚，可连接外部VCO、环路滤波器及与SPI兼容的连载接口；由于其在相位频率检波器输入端增加有14-bit参考计数器(即R计数器)，因此可选通参考信号频率。 ◇ 分频器 ADF4106中的双模预分频器(P/P+1)与计数器A、B共同构成大分频比分频器，可实现(N=BP+A)次分频。双模预分频器可在CML下运行，可将RF输入进行下分频至适合CMOS计数器A和B的时钟信号频率。ADF4106中的分频器是可编程分频器，以4/5核心分频为最小分频数，通过软件可设置P值以得到8/9、16/17、32/33、64/65分频，预分频数为P2-P。 CMOS计数器A、B与双模预分频器共同构成的锁相环反馈计数器，可实现大范围的连续分频。它具有吞食脉冲功能，以产生只与参考分频器R有关的输出频率，其与VCO输出频率的关系如下： fVCO=fREFIN(PB+A)/R (1) 式中： FVCO为外部VCO的输出频率，P为双模预分频器的分频数(8/9，16/17等等)，B为13-bit二进制预制分频器(3至8191)，A为6-bit二进制预制分频器(0至63)，FREFIN为外部晶体振荡器的参考频率。 这样，就可使数字锁相环在不降低频率间隔的条件下使工作频率得到提高。计数器的指定工作频率为预分频器输出频率(≤300 MHz)，因此，当RF的输入频率为4.0 GHz时，预分频应为16/17而不是8/9。 R计数器的主要作用是将输入的参考信号进行分频，以产生相位、频率检波器(PFD)所需的参考时钟。分频比为1~16383。 ◇ PDF及接口电路 PDF以R计数器和N(N=BP+A)计数器的输出为输入，其输出正比于两个输入信号的频率和相位差。PDF内部包含一个延迟器，可用来控制反后坐脉冲宽度。这一脉冲可用来确保PDF没有工作盲区，同时可确保相位噪声的最小化。ADF4106有一个简单的SPI可兼容串联读写接口，CLK、DATA和LE可控制数据传输，当LE(latch enable)为高电平时，在CLK的每个上升沿，已锁入输入内存的24位数将被送入合适的缓存器。该系统所允许的最大时钟比率是20 MHz，这就意味着系统最大传输速率是833 kHz或为1/1.2μs。这比有几百微秒的锁定时间的典型系统更能满足要求，从而提高了锁相环的锁定速度。 微波频率合成器的优化设计 为了实现10 GHz以上的微波频率合成器，设计时可以选用锁相环芯片ADF4106与外部VCO和环路滤波器来进行设计。由于受到芯片频带的限制，因此，应在芯片基础上需增加一个固定分频器，通常称之为固定前置分频式单环频率合成器，该方案的具体电路结构原理如图2所示。  使用Analog器件公司提供的专门针对4000系列的锁相环芯片的仿真软件ADI SimPLL，可对ADF4106器件进行仿真。该软件本身提供有多种类型的环路滤波器，用户可根据需要选择滤波器，并输入所选定的VCO特性参数，这样，软件可自动计算出环路的各个参数以及相位噪声、锁定时间等。图3是最终的仿真原理图及各个器件的设计参数。  在优化设计中，选择无源的环路滤波器，它结构简单、易于实现，同时缩小了电路体积。在锁相频率合成器的频率高于6 GHz时，可在电路设计中加入固定前置分频器，以保证设备性能，并将固定前置分频所引入的噪声、杂散布干扰降到最低。也可根据ADF4106噪声特性资料表来选择锁相环芯片的工作频率及外加的带通滤波器。上述仿真的输入频率为3 GHz、带宽为5 MHz，仿真结果显示，相位噪声为-92 dBc/Hz时，环路锁定时间为20μs(此仿真不包括固定前置分频电路部分)。 频率合成器由锁相环芯片ADF4106、无源环路滤波器、10 GHz以上的压控振荡器及带通滤波器等组成，组成框图如图4所示。芯片ADF4106的输入分别是FR参考频率源输出，和F0压控振荡器输出经N次分频后的频率信号。PDF(相位频率检波器)的最大工作频率为300 kHz。一般情况下可选择PDF的工作频率为200 kHz，但需要对RFIN 3 GHz信号进行15 000分频。  ADF4106内部的N分频器(包括P分频器、B分频器和A分频器三个部分)的分频比应为15 000，即N=PB+A=15 000。可选取P=64，B=237，A=32。FR为固定频率输出，应经ADF4106内部14 bitR计数器固定分频与N分频器输出共同输入PDF进行比较输出，再经环路滤波器输出Vd以控制压控振荡器VCO输出，从而得到稳定F0，为了减小由前固定分频器引入的杂散、谐波等，在进行设计时，可在输出前端增加一个带通滤波器。在经过整体测试后，此设计得到的结果为：相位噪声平均≤-85 dbc/Hz；谐波、杂散分布平均优于-65 dbc。 结论 ADF4106是一种新型锁相环芯片，具有较宽的频带和较高的锁定速度，该器件相位噪声低、功耗低、使用方便，工作低于6 GHz的高频系统可直接使用，此外还具有电路结构简单，调试方便等优点。但设计时要注意焊接温度、防静电，且焊接时间不宜过长。芯片工作时，必须严格遵守所给定定参数，任何超出额定参数范围值的做法都可能对芯片正常工作造成危险。 |
|||||
| 文章录入：admin 责任编辑：admin | |||||
| 【发表评论】【加入收藏】【告诉好友】【打印此文】【关闭窗口】 | |||||
| 最新热点 | 最新推荐 | 相关文章 | ||
| 前置放大器在移动医疗服务系 便携式多通道大容量生理信号 防腐监测仪的设计与应用 基于AD1674的酶标仪的设计 基于C/S模式的JRTPLIB库的测 ffmpeg与jrtplib相结合应用 blackfin模拟摄像头驱动中的 可编程逻辑在数字信号处理系 发现VDSP4.5一个BUG：单步调 VDSP5.0双核工程下sml3中的变 |
| 网友评论：（只显示最新10条。评论内容只代表网友观点，与本站立场无关！） |
| | 本站介绍 | 合作联络 | 欢迎投稿 | 广告业务 | 网站地图 | 设为首页 | 加入收藏 | 友情链接 | 网站公告 | 联系我们 | | |||
|
