|
摘要 :介绍一种利用复杂可编程逻辑器件给高速数据采集系统中的采集数据贴上精确时间标签的方法 ,并利用ＭＡＸＰＬＵＳⅡ开发环境验证设计方案的正确性。此设计方案已经成功地应用到自行设计的高速数据采集卡中。
关键词 :ＡＤｕＣ812; 时间标签 ; ＣＰＬＤ ; ＧＰＳ
引言
基于ＧＰＳ的双端行波故障定位系统是利用行波的第一个波头到达线路两端的时间差来计算故障点的位置 ,由于行波的传播速度非常快 (约为光速的9 8% ) ,这就对线路两端行波波头到达时刻的时间精度要求非常高。但相对于高速数据采集系统而言 ,单片机系统对时间的分辨能力是很低的 (设 51系列ＣＰＵ的时钟频率为 12ＭＨｚ ,则计数器 (Ｔ0或Ｔ1)对时间的最小分辨能力为 2μｓ)。而且单片机系统还不能直接得到故障发生时对应于静态ＲＡＭ的确切地址 ,所以如果只利用单片机系统给采集数据贴上时间标签 ,时间精度和时间标签的可靠性就会大大降低 ,这样会直接影响到故障测距的精度。
1 相关内容简介
1. 1 ＧＰＳ简介
全球定位系统 (ＧＰＳ)是美国于 19 9 3年全面建成并运行的新一代卫星导航、定位和授时系统。电力系统中主要是利用ＧＰＳ的精确授时。ＧＰＳ接收器在任意时刻能同时接收其视野范围内 4～ 8颗卫星信号 ,其内部硬件电路和处理软件通过对接收到的信号进行解码和处理 ,能从中提取并输出两种时间信号 :一是时间间隔为 1ｓ的脉冲信号 1ＰＰＳ ;二是经串行口或ＲＳ - 232输出的与 1ＰＰＳ脉冲前沿对应的国际标准时间和日期代码 (年、月、日、时、分、秒 ) [1]。ＧＰＳ接收器提供的 1ＰＰＳ信号实际上是以秒为计时单位、精度为 1μｓ的国际标准时间信号 ,这种信号在地球上任何地方都能比较可靠地接收到。因此 ,若以该信号作为标准时钟源去同步电网内运行的各时钟 ,则能保证各厂站时钟的高精确度同步运行[1]。
1. 2 ＡＤｕＣ8 12简介
ＡＤｕＣ8 12芯片是由美国ＡＤ(ＡｎａｌｏｇＤｅｖｉｃｅ)公司推出的微转换器。它是一个完整的数据采集微系统 ,它的组成为 :一个 8通道、5 μｓ转换时间、精度自校准、12位精度、逐次逼近的ＡＤＣ转换器 ;两个 12位的数模转换器 (ＤＡＣ) ;10. 5ＫＢ的闪存Ｅ2ＰＲＯＭ ; 具有 16位计数 /定时器和 32条可编程Ｉ/Ｏ接口的8 05 1/8 05 2微控制器 , 25 6字节的ＳＲＡＭ[2]。由于Ａ ＤｕＣ8 12的特殊功能寄存器组中添加了一个ＤＰＰ(地址为 8 4Ｈ) ,它与特殊功能寄存器ＤＰＨ、ＤＰＬ配合 ,使得ＡＤｕＣ8 12能够访问 16ＭＢ的外部数据地址空间。ＡＤｕＣ8 12的应用开发比较方便 ,它的内核是国内技术人员都很熟悉的Ｉｎｔｅｌ8 05 1,用户现有软件都可以直接移植。
1. 3 ＭＡＸ 7 000系列ＣＰＬＤ器件及ＭＡＸＰＬＵＳⅡ开发平台简介
本次设计选用ＡＬＴＥＲＡ公司的ＭＡＸ 7 000系列器件。ＭＡＸ 7 000系列的高性能和高密度是基于它先进的多重阵列矩阵架构 (ＭｕｌｔｉｐｌｅＡｒｒａｙＭａｔｒｉｘ) ,它采用Ｅ2ＣＭＯＳ工艺制作 ,传播延迟最小为 3. 5ｎｓ ,可以实现速度高于 200ＭＨｚ的计数器 ,并且为高密度的器件提供了非常宽的选择余地 ,非常适合高速设计时应用。该公司推出的ＭＡＸＰＬＵＳⅡ软件是一款易于使用的开发工具 ,其界面友好 ,集成化程度高 ,兼容工业标准 ,支持ＦＬＥＸ \ＭＡＸ \ＡＣＥＸ1Ｋ等系列产品[3]。ＣＰＬＤ要实现的逻辑功能一般是在ＭＡＸＰＬＵＳⅡ环境下通过硬件描述语言 (ＶＨＤＬ)开发出来的 ,并能脱离硬件(ＣＰＬＤ)对设计方案进行仿真 ,在确认逻辑功能正确无误的情况下 ,通过并行口下载“烧结”到ＣＰＬＤ器件中。“烧结”有不同设计人员“思想”的ＣＰＬＤ器件所实现的逻辑功能是千变万化的 ,正因为如此 ,对ＣＰＬＤ器件的开发是相当灵活的。
2 实现方案
针对前面提到的问题 ,本文提出一种利用ＣＰＬＤ器件巧妙解决此问题的方法。高速ＡＤ转换器件、地址发生器、地址计数器、计时器在时钟源ＣＬＫ( 5ＭＨｚ)的同步下以统一的步调工作。ＡＤｕＣ812初始化时Ｐ3. 5置“0” ,Ｐ3. 4发出清零脉冲同时对地址发生器和地址计数器清零。在故障信号出现时 ,Ａ ＤｕＣ812对Ｐ3. 5置“1” ,计时器和地址计数器同时停止计数 ,暂态信号记录完毕后 ,ＡＤｕＣ812分时读出计时器中的值并将该数值保存在双口ＲＡＭ中 ,此值即为精度为 0. 2μｓ的时间信息 ,分时读出地址计数器中的值并将该数值保存在双口ＲＡＭ中 ,此地址的精确时间即为计时器中的计数值。这样就为高速数据采集系统中的采集数据贴上精确的时间标签 ,本系统的硬件原理图如图 1所示。
2 . 1 ＡＤｕＣ812的工作过程
ＡＤｕＣ812初始化时Ｐ3. 5置“0” ,同时Ｐ3. 4发出清零脉冲使地址发生器和地址计数器同步计数。ＡＤｕＣ812控制内部的ＡＤＣ转换模块对经过调整的取自电流互感器二次侧的电流进行ＡＤ转换 ,采用半波比较 ,在每个工频内采集 36个点 ,分别用第ｎ个点和第ｎ + 18个点、第ｎ + 1个点和第ｎ + 19个点比较 ,依此类推 ,如果大于事先设定的门槛值即认为故障已经发生。ＡＤｕＣ812使Ｐ3. 5置“1” ,计时器和地址计数器同时停止计数 ,计时器中的数据即为地址计数器记录的对应于静态ＲＡＭ相同地址采集数据的时间标签 ,由于高速ＡＤ转换器件的转换频率固定 (本次设计为 5ＭＨｚ) ,所以 ,可以以此为基准为整个静态ＲＡＭ中的采集数据贴上时间标签。
2. 2 计时器和地址计数器的工作过程
当ＳＴＯＰ端口为低电平时 (Ｐ3. 5置“0”) ,计时器在 5ＭＨｚ的时钟源下以相同的频率计数 ,由于它是一个 24位的计数器 ,从而确保了计时器能够记录一个整秒 ,并为一个整秒刻上了 0. 2μｓ( 15× 106 ＭＨｚ=0. 2μｓ)的最小刻度。同时ＧＰＳ发出的 1ＰＰＳ信号的上跳沿给计时器清零 ,从而为计时器提供精确的时间基准 ,以消除计时器的累计误差。当ＳＴＯＰ端口为高电平时 (Ｐ3. 5置“1”) ,计时器停止计数 ,在此状态下ＧＰＳ发出的 1ＰＰＳ信号的上跳沿不能对计时器清零。地址计数器的工作过程与计时器的工作过程类似 ,唯一的区别是地址计数器的清零信号 (ＣＬＲ)是在初始化时由ＡＤｕＣ8 12的Ｐ3. 4口发出的 ,由于地址发生器和地址计数器共用同一个清零信号 ,从而确保地址发生器和地址计数器中的计数值完全相同。同理 ,当ＳＴＯＰ端口为高电平时 ,地址计数器也停止计数 ,在此状态下ＡＤｕＣ8 12发出的清零信号不能改变地址计数器中的计数值。
2. 3 将地址计数器和计时器中的数据送至双口ＲＡＭ
由于ＡＤｕＣ8 12是一种 8位单片机 ,所以地址计数器和计时器中的数据只能“分批”地送至双口ＲＡＭ中保存。所以要设计锁存器、译码电路和总线隔离电路 ,避免总线冲突以及保证总线上的数据能正确无误地传递。在本次设计中 ,当ＡＤｕＣ8 12的特殊功能寄存器ＤＰＰ高 3位的值为“00Ｈ”时将计时器的高 8位数据通过ＡＤｕＣ8 12送至双口ＲＡＭ中 ,依此类推 ,当特殊功能寄存器ＤＰＰ高 3位的值为“05Ｈ”时将地址计数器的低 8位数据通过ＡＤｕＣ8 12送至双口ＲＡＭ中保存。当特殊功能寄存器ＤＰＰ为其他值时释放数据总线 ,便于ＡＤｕＣ8 12进行其他操作。
2. 4 系统的ＶＨＤＬ描述及其仿真结果
系统的上述功能可由硬件描述语言 (ＶＨＤＬ)来实现 ,源程序如下 :
ＥＮＴＩＴＹＳＨＩＢＩＡＯＩＳ
ＰＯＲＴ(ＣＬＫ ,ＳＴＯＰ ,ＰＰＳ,ＣＬＲ ,ＡＬＥ :ＩＮＳＴＤ＿ＬＯＧＩＣ ;
ＣＰＵＰ2:ＩＮＳＴＤ＿ＬＯＧＩＣ＿ＶＥＣＴＯＲ( 2ＤＯＷＮＴＯ 0) ;
ＤＢ :ＯＵＴＳＴＤ＿ＬＯＧＩＣ＿ＶＥＣＴＯＲ( 7ＤＯＷＮＴＯ 0) ) ;
ＥＮＤＳＨＩＢＩＡＯ ;
ＳＩＧＮＡＬＣＬＲ1,ＳＥＬ ,ＰＵＬＳＥ :ＳＴＤ＿ＬＯＧＩＣ ;
ＢＥＧＩＮ
ＱＱ＿ＴＥＭＰ <=ＱＱ＆ＳＴＯＰ ;
ＳＥＬ <=′1′ ;
ＰＲＯＣＥＳＳ(ＣＬＫ ,ＳＴＯＰ)
ＢＥＧＩＮ
ＩＦ(ＳＴＯＰ =′1′)ＴＨＥＮ
ＣＯＵＮＴ＿ＴＩＭＥ <=ＣＯＵＮＴ＿ＴＩＭＥ ;
ＥＬＳＩＦ(ＣＬＫ’ＥＶＥＮＴＡＮＤＣＬＫ =′1′)ＴＨＥＮ
ＩＦ(ＰＵＬＳＥ =′1′)ＴＨＥＮ
ＣＯＵＮＴ＿ＴＩＭＥ <=(ＯＴＨＥＲＳ =>′0′) ;
ＥＬＳＥ
ＣＯＵＮＴ＿ＴＩＭＥ <=ＣＯＵＮＴ＿ＴＩＭＥ + 1;
ＥＮＤＩＦ ;
ＥＮＤＩＦ ;
ＥＮＤＰＲＯＣＥＳＳ ;
ＰＲＯＣＥＳＳ(ＣＬＫ ,ＣＬＲ)
ＢＥＧＩＮ
ＩＦ(ＳＴＯＰ =′1′)ＴＨＥＮ
ＣＯＵＮＴ＿ＡＤＤ <=ＣＯＵＮＴ＿ＡＤＤ ;
ＥＬＳＩＦ(ＣＬＫ’ＥＶＥＮＴＡＮＤＣＬＫ =′1′)ＴＨＥＮ
ＩＦ(ＣＬＲ =′0′)ＴＨＥＮ
ＣＯＵＮＴ＿ＡＤＤ <=(ＯＴＨＥＲＳ =>′0′) ;
ＥＬＳＥ
ＣＯＵＮＴ＿ＡＤＤ <=ＣＯＵＮＴ＿ＡＤＤ + 1;
ＥＮＤＩＦ ;
ＥＮＤＩＦ ;
ＥＮＤＰＲＯＣＥＳＳ ;
ＰＲＯＣＥＳＳ(ＣＬＫ)
ＢＥＧＩＮ
ＩＦ(ＣＬＫ’ＥＶＥＮＴＡＮＤＣＬＫ =′1′)ＴＨＥＮ
ＣＬＲ1<=ＰＰＳ;
ＩＦＰＰＳ =ＳＥＬＡＮＤＣＬＲ1=ＮＯＴＳＥＬＴＨＥＮ
ＰＵＬＳＥ <=′1′;
ＥＬＳＥ
ＰＵＬＳＥ <=′0′;
ＥＮＤＩＦ ;
ＥＮＤＩＦ ;
ＥＮＤＰＲＯＣＥＳＳ;
ＰＲＯＣＥＳＳ(ＡＬＥ)
ＢＥＧＩＮ
ＩＦ(ＡＬＥ =′1′)ＴＨＥＮ
ＱＱ <=ＣＰＵＰ2;
ＥＮＤＩＦ ;
ＥＮＤＰＲＯＣＥＳＳ;
ＰＲＯＣＥＳＳ(ＱＱ＿ＴＥＭＰ)
ＢＥＧＩＮ
ＣＡＳＥＱＱ＿ＴＥＭＰＩＳ
ＷＨＥＮ”0001” =>ＤＢ <=ＣＯＵＮＴ＿ＴＩＭＥ( 23ＤＯＷＮＴＯ
16) ;
ＷＨＥＮ”0011” =>ＤＢ <=ＣＯＵＮＴ＿ＴＩＭＥ( 15ＤＯＷＮＴＯ 8) ;
ＷＨＥＮ”0101” =>ＤＢ <=ＣＯＵＮＴ＿ＴＩＭＥ( 7ＤＯＷＮＴＯ 0) ;
ＷＨＥＮ” 0111” =>ＤＢ <=” 0000”＆ＣＯＵＮＴ＿ＡＤＤ ( 19
ＤＯＷＮＴＯ 16) ;
ＷＨＥＮ”1001” =>ＤＢ <=ＣＯＵＮＴ＿ＡＤＤ( 15ＤＯＷＮＴＯ 8) ;
ＷＨＥＮ”1011” =>ＤＢ <=ＣＯＵＮＴ＿ＡＤＤ( 7ＤＯＷＮＴＯ 0) ;
ＷＨＥＮＯＴＨＥＲＳ =>ＤＢ <=”ＺＺＺＺＺＺＺＺ” ;
ＥＮＤＣＡＳＥ ;
ＥＮＤＰＲＯＣＥＳＳ;
ＥＮＤＢＥＨＡＶ
其仿真结果如图 2所示。
|
