网站公告列表

  没有公告

加入收藏
设为首页
联系本站
您现在的位置: AnalogCN安诺电子 >> 文章 >> 技术交流 >> 文章正文
  AD9833 可编程波形发生器         ★★★ 【字体:
AD9833 可编程波形发生器
作者:佚名    文章来源:Internet    点击数:    更新时间:2007-1-16    

AD9833是ADI公司生产的一款低功耗,可编程波形发生器,能够产生正弦波、三角波、方波输出。
波形发生器广泛应用于各种测量、激励和时域响应领域,AD9833无需外接元件,
输出频率和相位都可通过软件编程,易于调节,频率寄存器是28位的,
主频时钟为25MHz时,精度为0.1Hz,主频时钟为1MHz时,精度可以达到0.004Hz。
可以通过3个串行接口将数据写入AD9833
这3个串口的最高工作频率可以达到40MHz,易于与DSP和各种主流微控制器兼容
AD9833的工作电压范围为2.3V-5.5V。
AD9833还具有休眠功能,可使没被使用的部分休眠,减少该部分的电流损耗,
例如,若利用AD9833输出作为时钟源,就可以让DAC休眠,以减小功耗,该电路采用10引脚MSOP型表面贴片封装,体积很小。
AD9833的主要特点如下:
频率和相位可数字编程;
工作电压为3V时,功耗仅为20mW;
输出频率范围为0MHz-12.5MHz;
频率寄存器为28位(在25MHz的参考时钟下,精度为0.1Hz);
可选择正弦波、三角波、方波输出;
无需外界元件;
3线SPI接口;
温度范围为-40℃-+105℃。
2 AD9833的结构及功能
2.1 电路结构
AD9833是一块完全集成的DDS(Direct Digital Frequency Synthesis)电路,
仅需要1个外部参考时钟、1个低精度电阻器和一个解耦电容器就能产生高达12.5MHz的正弦波。
除了产生射频信号外,该电路还广泛应外于各种调制解调方案。这些方案全都用在数字领域,
采用DSP技术能够把复杂的调制解调算法简化,而且很精确。
AD9833的内部电路主要有数控振荡器(NCO)、频率和相位调节器、Sine ROM、数模转换器(DAC)、电压调整器
其功能框图如图1所示。
AD933的核心是28位的相位累加器,它由加法器和相位寄存器组成,每来1个时钟,相位寄存器以步长增加
相位寄存器的输出与相位控制字相加后输入到正弦查询表地址中。正弦查询表包含1个周期正弦波的数字幅度信息
每个地址对应正弦波中0°-360°范围内的1个相位点
查询表把输入的地址相位信息映射成正弦波幅度的数字量信号,去DAC输出模拟量
相位寄存器每经过228/M个MCLK时钟后回到初始状态,相应地正弦查询表经过一个循环回到初始位置
这样就输出了一个正弦波。输出正弦波频率为:fOUT=M(fMCLK/228)
其中,M为频率控制字,由外部编程给定,其范围为0≤M≤228-1。VDD引脚为AD9833的模拟部分和数字部分供电
供电电压为2.3V-5.5V。AD9833内部数字电路工作电压为2.5V,其板上的电压调节器可以从VDD产生2.5V稳定电压,注意:若VDD小于等于2.7V,引脚CAP/2.5V应直接连接至VDD。
2.2 功能描述
AD9833有3根串行接口线,与SPI、QSPI、MI-CROWIRE和DSP接口标准兼容,在串口时钟SCLK的作用下
数据是以16位的方式加载到设备上,
FSYNC引脚是使能引脚,电平触发方式,低电平有效。进行串行数据传输时
FSYNC引脚必须置低,要注意FSYNC有效到SCLK下降沿的建立时间t7的最小值
FSYNC置低后,在16个SCLK的下降沿数据被送到AD9833的输入移位寄存器
在第16个SCLK的下降沿FSYNC可以被置高
但要注意在SCLK下降沿到FSYNC上升沿的数据保持时间ts的最小和最大值。当然
也可以在FSYNC为低电平的时候,连续加载多个16位数据,
仅在最后一个数据的第16个SCLK的下降沿的时将FSYNC置高,最后要注意的是,
写数据时SCLK时钟为高低电平脉冲,但是,在FSYNC刚开始变为低时,
(即将开始写数据时),SCLK必须为高电平(注意t11这个参数)。

文章录入:admin    责任编辑:admin 
  • 上一篇文章:

  • 下一篇文章:
  • 发表评论】【加入收藏】【告诉好友】【打印此文】【关闭窗口
    最新热点 最新推荐 相关文章
    前置放大器在移动医疗服务系
    便携式多通道大容量生理信号
    防腐监测仪的设计与应用
    基于AD1674的酶标仪的设计
    基于C/S模式的JRTPLIB库的测
    ffmpeg与jrtplib相结合应用
    blackfin模拟摄像头驱动中的
    可编程逻辑在数字信号处理系
    发现VDSP4.5一个BUG:单步调
    VDSP5.0双核工程下sml3中的变
      网友评论:(只显示最新10条。评论内容只代表网友观点,与本站立场无关!)
    版权所有:AnalogCN安诺电子 湘ICP备06016315号