| [问：chn_wj] |
减小寄生电容有一种方法是去掉地平面，而减小寄生电感有一种方法是使用地平面，这两者之间怎样选择，才能达到最优？ |
| [答：Haofei] |
一般建议去掉地平面，通过减少走线长度来减少寄生电感。 |
[2006-8-31 12:04:45] |
| [问：chunhuai] |
为了电路板出问题时方便跳线，一般多加些0欧姆的电阻，但这样会打较多过孔，由此增加的寄生电容影响大吗？
有没有比较好的解决方法？ |
| [答：Xiangquan] |
这些过孔在某些敏感电路部分会造成比较明显的影响，如运放的反相输入端，当然安排好信号层的位置减少过孔最有效了 |
[2006-8-31 12:04:53] |
| [问：hzlgwang] |
1、如何避免射频噪声、低频噪声（尤其是200HZ以内的噪声）？ |
| [答：Wenshuai] |
您可以采用屏蔽的方法。在板上采用滤波即可 |
[2006-8-31 12:05:01] |
| [问：skysee] |
对于ddr sdram 信号反射有什么方法解决？
|
| [答：Haofei] |
需要加电阻进行阻抗匹配 |
[2006-8-31 12:05:46] |
| [问：iweikang] |
对于ESD，在布线的时候应该注意那些方面 |
| [答：Haofei] |
ESD需要加保护器件。 |
[2006-8-31 12:07:01] |
| 非在线问答： |
| [问：] |
如何通过布线避免高频脉冲信号的畸变 |
| [答：] |
一般高频信号的畸变都是由于信号的阻抗不匹配而造成的地弹和振铃引起的。所以避免高频信号的畸变应该从控制阻抗入手。同时注意电路附近的EMI。如果附近磁场教大，应该加以屏蔽。 |
| [问：] |
ADI 的ADN8830/1 与ADN2841，ADN2871 在同一PCB板上，ADN8831对ADN2841的影响教大，如何处理？ |
| [答：] |
这里的影响主要是由于ADN8831PWM 脉冲控制引起的。对于一般低频电路可以忽略。但是，ADN2870，ADN2841需要驱动2。5G LD。所以需要ADN8831/0远离 LDD 与LD 的连线。最好能在地上做隔离，然后一点接地。 |
| [问：] |
请问PCB板的形状对信号质量有什么影响？有多大影响？例如工字形或者U字形？ |
| [答：] |
PCB 板的形状对高频电路有一定影响。具体影响不好量化。对于特殊形状的PCB板要求高频信号线尽量短。PCB的形状不规则有时会引起额外的电磁场，影响高频信号线。此时应注意地回路越小越好。同时，板上的大孔也会带来电磁场，应尽量避免。 |
| [问：] |
如何对ADN2525 的ACTIVE BACK-TERMINATION的25OHM 阻抗进行控制？ |
| [答：] |
此时应注意ADN2525内部有一个50ohm的电阻，可以参与阻抗匹配以消除高频信号的反射。它用有源反馈技术综合阻抗的不匹配。请参见我们的数据手册。 |
| [问：] |
一般地回路可以引起磁场，如何计算这个磁场的大小呢？磁场对其他电路的影响如何计算？ |
| [答：] |
dropped |
| [问：] |
用PCB 做天线给ADF7020时，如何控制天线的发射/接受 频率（例如433M） |
| [答：] |
dropped |
| [问：] |
在AD7656 布板中，电源特别敏感，需要很多电容。 但是ADS8364/5 没有这种情况，为什么在IC 设计时不考虑电源的PSRR问题呢？ |
| [答：] |
AD7656需要在每一个VCC管脚上分别加上去耦电容（0.1uF+10uF). 剩余问题需要产品线回答 |
| [问：] |
在光通信中，如何解决2.5G高速信号传输的振铃现象。尤其是用ADN2870驱动激光器时？ |
| [答：] |
控制振铃最好的办法是控制微带线的阻抗。使其与LDD/LD 的阻抗相匹配。在LDD（ADN2870）与LD之间最好加上一个补偿网络---电容（1-3pF)+电阻。 |
| [问：] |
PADS软件有中文版吗？ |
| [答：] |
有中文版。请购买正版软件。 |
| [问：] |
高速板的布线对电源的要求? |
| [答：] |
电源的去耦十分关键。一般用多种电容去耦以减少不同频率的影响，提高PSRR。 请注意选用ESR 较小的电容。 |
| [问：] |
数字地和机壳地连接的方法和在何种情况下需要连接？谢谢！ |
| [答：] |
dropped |
| [问：] |
有没有推荐的PCB分层方法，如20层～30层？ |
| [答：] |
dropped |
| [问：] |
刚才说到多层板层间隔薄一些好，这会不会导致寄生电容增大？如何来避免? |
| [答：] |
电路层之间距离较近会增加寄生电容的值。此时应该综合考虑电路板的强度，阻抗，加工工艺，寄生电容，安装尺寸的因素。尤其是信号线的特征阻抗。如果影响教大，可以加一个电感加以中和。 |
| [问：] |
请问数模混合设计电路，在PCB设计时的电源和地是否需要分割为模拟部分和数字部分？这个划分在器件内部又是如何处理的。谢谢 |
| [答：] |
大多数情况是这样的。需要分割模拟地和数字地。然后在一点连接起来。但是对于高速ADC/DAC 而言，有时将数字地当作模拟地连接。 有时电路板上的数字部分电流过大或电平跳变频繁时，为了保证混合IC 的性能，也将数字地当作模拟地。 |
| [问：] |
内电层如何划分GND及+5V区域 |
| [答：] |
对你的问题不太理解。如果使多层板，可以给GND 和+5V 分别分配一个电路板层。 |
| [问：] |
如果是8层PCB，电源层和地层一般应放在第几层？ |
| [答：] |
不知道有没有这样的硬性规定。但是你要是有阻抗线的阻抗要求控制。需要计算你的板厚和阻抗。 |
| [问：] |
在地焊盘或地线上打大量的过孔到地层，这种做法是不是可以保证充分接地？ |
| [答：] |
是可以提高接地的性能，但是大量过孔还会带来寄生电容。所以大量地过孔应该在远离关键数据/信号线的地方。 |
| [问：] |
对于输出电流１００mA的１０MHz的数字信号，在长距离的印制板传输过程中如何有效抑制信号的发射和振铃现象？如果在信号源端串入吸收电阻将会产生压降，从而使输出数字信号电平下降！ |
| [答：] |
确实是这样。如实在需要长距离传输，可采用其他的传输方式，如LVDS等。 |
| [问：] |
多路１０MHz的数字信号通过连接器到另一块印制板时，各路数字信号和地在连接器处该如何分配，如果每两路数字之间分配一个地的话，那连接器的引脚数目有限制，还有没有其他的办法？ |
| [答：] |
高速信号边上最好有地信号，确保最短的返回路径。实在没法分配，就在重要的信号线边上分配地信号。 |
| [问：] |
同一块印制板上有２个ｄ／ａ和２个ａ／ｄ的电路，其模拟地和数字地该如何互连或者分配？ |
| [答：] |
分割模拟和数字地，单点接地。 |
| [问：] |
PCB布线完成后，如何对布线进行优化?有什么规则吗? |
| [答：] |
dropped |
| [问：] |
能否介绍几种PCB自动布线的软件工具?它们的性能如何? |
| [答：] |
dropped |
| [问：] |
高数时钟信号该如何保护？ |
| [答：] |
确保有最短的地回路 |
| [问：] |
高速ＵＳＢ布线应该如何实现？ |
| [答：] |
确保USB差分阻抗为90 ohm |
| [问：] |
请问专家设计PCB时按排地线要注意的事项。如何提高稳定性以及抗干扰能力。
谢谢 |
| [答：] |
提高抗干扰，建议采用地平面或者大面积铺地。 |
| [问：] |
一个8层板的数模混合电路设计是否能用传输线理论指导部线？ |
| [答：] |
可以 |
| [问：] |
PCB中的数字地和模拟地是共地好还是分开的好? |
| [答：] |
这个要根据具体情况，普通的建议采用分割地，并单点接地。 |
| [问：] |
数模转换芯片下面的敷地应该怎么做？是AGND，还是DGND？或是两者都有？ |
| [答：] |
可以采用分AGND，DGND，在AD芯片下单点接地。 |
| [问：] |
请问，布线中，对线的最小宽度和过孔的最小内外径有无要求？ |
| [答：] |
一般取决于PCB加工的限制。 |
| [问：] |
单点接地有和好处？ |
| [答：] |
可以防止地之间的互相干扰 |
| [问：] |
如果对于地的分割会把地平面分的很琐碎，是否保持一个地会比把地分开要好？ |
| [答：] |
理论上这种情况采用一个地会比较好。 |
| [问：] |
这里如何来介定高低速电路，我们采用的芯片是将外部板上的10MHz在芯片内倍频到40MHz，那应该算高速吗 |
| [答：] |
高速的定义主要是看时钟的上升沿时间。 |
| [问：] |
你好，如果pcb板是双层而不是4层或者更多，请问怎样铺铜可以减少信号间的干扰和寄生 |
| [答：] |
尽量采用大面积的铺地 |
| [问：] |
请问，铺铜有什么规则和技巧么？ |
| [答：] |
不要把地平面铺的很碎 |
| [问：] |
用blackfin 533做图像处理，达不到要求的速度，请问这与外围器件布线有关系吗？影响有多大？布线的时候有哪些需要注意的地方？谢谢 |
| [答：] |
关于DSP的问题，您可以发email至processor.china@analog.com，我们专业的DSP工程师会给您建议。 |
| [问：] |
在布微带线的时候，线宽和线长，甚至板厚我都可以提出要求，但是对于线厚，板基材质的介电常数，我从何得知？ |
| [答：] |
线厚也是可以提出要求的，而对于介电常数你都可以从PCB厂商处得知 |
| [问：] |
在电路板上布微带线，是否我需要向印制板厂要铜线厚度和材质的介电常数之类的指标之后才能开始设计。或者有些常用的设计值可以用 |
| [答：] |
你可以先用AppCAD进行计算，然后跟PCB厂商进行确定 |
| [问：] |
关于混合电路设计，视频解码芯片的电路板PCB的直流电路应如何不线，共地应注意的问题，通过电容共地的话两点的地的电势会不会不等？
以上是我的问题，谢谢解答。 |
| [答：] |
对于高速混合信号系统，我们建议不必区分模拟地与数字地 |
| [问：] |
设计视频解码芯片电路板是，直流电路的设计应该注意哪些问题，如果共地时采用电容形成直流浮地会不会造成电势的不同? |
| [答：] |
dropped |
| [问：] |
我在设计的AD电路板中，分隔了数字和模拟地，数字部分为地平面，模拟部分为走线，在AD芯片处共地，这样的效果可好? |
| [答：] |
dropped |
| [问：] |
如果在处理模拟小信号时，通过分开模拟和数字的地以及源，干扰还是超过我们的要求怎么办？ |
| [答：] |
分析干扰的来源，或者选择性能更高的器件，或者采用其他的一些方式 |
| [问：] |
工程师您好！我曾遇到过这样一个问题：用一些简单的逻辑电路控制数码管。布的是单面板，电源和地线分别用跳线引出。结果发现当把手靠近电路板时数码管显示就会乱蹦。请您帮我分析电路板设计可能存在的问题。谢谢 |
| [答：] |
可能你本来的电路高低电平的区分就不大，你可以通过逻辑笔或者逻辑分析仪来确定 |
| [问：] |
增加电路板覆铜是否对电路设计有利无弊呢? |
| [答：] |
成本会高 |
| [问：] |
什么样的电路可以称为高速电路？ |
| [答：] |
信号的波长与信号走线的长度接近20倍时 |
| [问：] |
请问，告诉的差分信号对是在同一层走林（相邻为地层）；还是在相邻二层（相邻上下均为地层））走好？以前是第一种好，但是最近又说哦第二种好。 |
| [答：] |
同一层 |
| [问：] |
有无双弧线走法的文档？ |
| [答：] |
没有 |
| [问：] |
多层板设计需要注意什么问题 |
| [答：] |
主要注意信号的屏蔽，过孔的数量等等，从混合信号的角度来说，总体来说要容易 |
| [问：] |
模拟地和数字地一般怎么处理？ |
| [答：] |
低速分开，高速不分 |
| [问：] |
布线时如何降低寄生电容? |
| [答：] |
根据我们讲座中的公式即可，但是要保证其他的指标能够满足系统设计的要求 |
| [问：] |
高速运放电源端旁路电容用什么类型的好? |
| [答：] |
ESR小一些的，一般没太多要求 |
| [问：] |
对于时钟信号、数据信号等信号类型，为提高PCB抗干扰能力，能否提供一个布线的先后参考顺序？ |
| [答：] |
dropped |
| [问：] |
数字地与模拟地之间的磁珠参数怎样决定？ |
| [答：] |
请参考www.fair-rite.com的应用文档 |
| [问：] |
怎样计算安排在DSP561电源管脚上的噪声抑制磁介电容的频率范围，用多少个比较合适？ |
| [答：] |
一般并联0.1uF和0.01uF即可 |
| [问：] |
要减少寄生电容，要求去除芯片下的覆铜，而为减少寄生电感，又要为芯片加上覆铜，请问如何处理和折中？谢谢！ |
| [答：] |
这要看哪一个使影响电路性能的主要因素，如本讲座中的高速放大器的例子，去除地平面的好处要 |
| [问：] |
请问在高速印制版电路布线时，信号地和电源地是否需要特别处理？如果需要，应该如何妥当处理？ |
| [答：] |
一般高速电路中采用一块地平面处理 |
| [问：] |
想在PC的主板上做一个PCI-E的诊断卡
应该注意哪些方面的内容？ |
| [答：] |
dropped |
| [问：] |
高速电路和速电路布线最大的区别是什么 |
| [答：] |
频率决定了高速电路设计中必须考虑信号的波长，而低速电路中通常不考虑这个因素。 |
| [问：] |
高速PCB板电源线接入，是在PCB板上焊接接插件好还是，还是直接将电源线焊接在板子上好呢？ |
| [答：] |
通常需要电源接插件，而不是电源线直接连接到板子上。 |
| [问：] |
高速PCB是否应该大面积附铜呢？双面附铜好不好？ |
| [答：] |
高速PCB通常需要大面积的地平面作为参考面，可以做到电流回路面积最小，同时可以很好的控制特征阻抗，双面板的附铜也是同样道理。 |
| [问：] |
给高速电路板加装金属屏蔽盒，会不会降低电路性能？ |
| [答：] |
不会，设计合理的屏蔽罩可以很好抑制EMI/EMC，相反会提高高频电路的性能。 |
| [问：] |
高频电路在布线时应注意哪些问题? |
| [答：] |
每级之间的隔离，屏蔽，和避免串绕和反射。 |
| [问：] |
如何避免过多的穿孔？ |
| [答：] |
信号线的安排要合理，可以避免一些过孔。 |
| [问：] |
对于集成A/D地MCU应如何处理低平面？ |
| [答：] |
通常AGNG和DGND在芯片的底部单点连接 |
| [问：] |
请问模拟电路中如何在增加地平面可以抗干扰和去掉低平面减少寄生电容之间取舍？ |
| [答：] |
用来安装运放的焊盘下的接地面总是要被去除的，是为了消除了所有可能会引起不稳定因素的输入和输出端的寄生电容。对于一些高速信号的走线（远离器件的位置），应该在信号线的下面提供尽量多的地平面。 |
| [问：] |
请问是否应当将其他芯片下方的地层也去掉以减少寄生？ |
| [答：] |
未必一定这样，主要考虑到输入电容的效应是否会引起不稳定因素。 |
| [问：] |
如果高速电路中不分割模拟和数字地，
两者间地干扰如何避免？ |
| [答：] |
高速电路中需要考虑的是尽量小的环路面积，这样RFI会最小。有时会采用屏蔽技术来进行隔离。 |
| [问：] |
请问是否会提供Cadence封装库？ |
| [答：] |
http://www.analog.com 提供ADI公司的绝大部分元器件Allegro封装库和PowerPCB的封装库 |
| [问：] |
请问射频PCB前景如何？ |
| [答：] |
Dropped |
| [问：] |
在多层板中芯片电源的退藕电容装到芯片的背面，并且下面有地和电源，那么我过孔连接的时候势必先会连接电源和地，然后再连接到芯片的引脚上，这样做有问题吗？ |
| [答：] |
要保证过孔引入的寄生电感和电容本身的电感效应与电容本身引起的字谐振频率高于您要滤出的无用信号频率即可。 |
| [问：] |
地孔越多越好么？ |
| [答：] |
通常是这样，可以确保不同地平面的电位一致。地孔的间距一般取最高频率信号波长的1/100 |
| [问：] |
旁路电容值怎么选择？ |
| [答：] |
旁路电容一般有2到3个电容值相差100倍的电容组成，要滤除RF干扰信号就是要确保电容的自谐振频率高于您要滤除的干扰信号。 |
| [问：] |
ADI的高速ADC布局布线时有没有一些普适的建议？谢谢 |
| [答：] |
先布高速模拟器件，在决定其他器件位置，可以选择分模拟数字地或者不分，取决于那种布线达到的性能更好。 |
| [问：] |
请问并行数据总线上经常串接30欧姆左右的电阻，是不是必要的呢？(我们在实际中省去了，没有发现问题，总线速度大约是100MHz) |
| [答：] |
这个电阻用来吸收电流毛刺，如果电路工作正常，也不是必须要有的。 |
| [问：] |
你好,请问如何减少像VGA,DVI,TVO EMI输出,值如何计算.谢谢 |
| [答：] |
您可以使用一些抑制EMI的滤波器，您可以参考murata公司的EMI抑制滤波器 |
| [问：] |
高速数字电路设计和射频设计,在PCB布线有些什么区别? |
| [答：] |
一般射频速度会更高，而且为模拟信号，他们的PCB布局没有本质区别，很多布线的方法和技巧可以通用。 |
| [问：] |
什么是电气规则约束布线?它如何能满足信号完整性要求? |
| [答：] |
高速PCB设计规则通常分两种：物理规则和电气规则。所谓物理规则是指设计工程师指定基于物理尺寸的某些设计规则，比如线宽为4Mil，线与线之间的间距为4Mil，平行走线长度为4Mil等。而电气规则是指有关电特性或者电性能方面的设计规则，如布线延时控制在1ns到2ns之间，某一个PCB线上的串扰总量小于70mV等等。 |
| [问：] |
我曾经在设计应用中遇到过一电力载波芯片因数字地和模拟地的原因致使芯片在使用过程中极易损坏，请问此种认识是否正确和想请教这样的情况时常发生吗？ |
| [答：] |
模拟地数字地的分割与否，应该不会影响到器件的损坏，如果器件损坏，请寻找其他的原因，比如说供电，是否有静电，等等 |
| [问：] |
If OrCAD is a suitable high speed PCB layout tools? Its
PSpice can be used in RF simulation? Which tools set is mainly PCB layout and simulation tools. |
| [答：] |
ORcaD不能用来仿真RF，如果您需要仿真RF，请使用ADS。 |
| [问：] |
什么是分布电流？ |
| [答：] |
分布电流是指在地平面流回电源的电流。 |
| [问：] |
模拟地和数字地在哪里连接比较好，是电源地上？还是A/D芯片的下面？ |
| [答：] |
对于很多ADC的评估板，模拟地和数字地的接点在芯片的正下方 |
| [问：] |
如果在一较小的PCB上,数字GND与模拟GND很能分割时,地平面应注意那些问题? |
| [答：] |
可以不分割，使用一块地。 |
| [问：] |
感谢AD为我们普及相关知识，让我们更了解电路和感受AD公司的作风及周到考虑。感谢中电网提供类似平台。 |
| [答：] |
dropped |
| [问：] |
通常分模拟地及数字地会影响EMC性能，看到有好多PCB，有的分地，有的不分地，请问有什么依据吗？ |
| [答：] |
没有特别具体的依据，一般低速的选择分模拟数字地，高速的可以不分，但是具体还是以实际的性能为准，那种性能好就使用那种 |
| [问：] |
有时我们并不把模拟地作为全铺地还会更好，请问用AD器件在1MHz以内一定需要铺地吗？ |
| [答：] |
没有一个固定的标准要求铺地或者不铺地，一般情况下我们建议铺地，如果不铺性能更好，当然也可以不铺。 |
| [问：] |
怎么把贵公司器件的文本文档的ibis在orcad pspice中建立器件用于设计仿真，还要在HyperLynx中做pcb设计仿真 |
| [答：] |
如果您要仿真高速ADC，请下载我们的ADIsimADC软件。ORCAD不能仿真ibis,但是argos或者Hyperlynx可以。 |
| [问：] |
请问高速功率器件散热怎么考虑？ |
| [答：] |
ADI公司的有些芯片的正下方提供了能够接地的焊盘，把它焊接在大面积的地上会有助于散热。如果没有，也可以用散热片来解决 |
| [问：] |
刚才演示的一个PCB例子中,放大器下的地层为什么要挖去 |
| [答：] |
挖掉运放下面的地是为了减少寄生电容，从而增加运放工作的稳定性 |
| [问：] |
模拟地与数字地分开,在混合信号器件下一点接地,但是如果有多个混合信号器件(ADC),怎么办 |
| [答：] |
你可以不分模拟和数字地，用过孔的方法多点接地，或者把多个器件都放在模拟区域，并保持这些芯片与模拟地数字地的接点的距离相等。 |
| [问：] |
对于高速信号线来说，5MIL的线宽是否对PCB工艺要求很严格？都改为8mil是否更好？ |
| [答：] |
您可以使用8mil的线，对于供电电压，最好使用更宽一些的线，比如20mil。 |
| [问：] |
我用AD9054-200做了一个采集卡，4层板布线，AD9054芯片下面对应的电源层被我分割了数字5V和模拟5V，但是测量输出的数字信号有噪声，不知是否是由于电源层切割不好的原因？ |
| [答：] |
For AD9054, it only has one power supply pin. It should be very clean. If you have digital parts and other digital supplies, please try not layout them under ad9854. AD9054 should be treated as an analog part. |
| [问：] |
请推荐一下RF电路PCB天线设计中比较合适的专业仿真软件！ |
| [答：] |
ADS and HFSS from Agilent |
| [问：] |
请谈谈有关时序的问题 |
| [答：] |
What timing do you refer to? |
| [问：] |
请问贵公司的rf芯片，其RF走线长度与宽度有何限制。谢谢！ |
| [答：] |
The RF trace should be 50 ohm microstrip line. It should be as short as possible in your PCB. |
| [问：] |
如果在一块很小的电路板上有同时数字电路和模拟电路,又不好分开接地怎么处理好呢 |
| [答：] |
You can use one ground plane. But please make sure the current loops of analog and digital are not intersected or influenced. |
| [问：] |
请问：一般美国对中国的高速ADC的许可证限制是速度多少？分辨率多少？谢谢！ |
| [答：] |
It depens on both the resolution and sample rate. For example, for resolution of 8 bits, the restriction to sample rate is 500MSPS. For 10 bits resolution, the restriciton is 200MHz. For higher resolution, the restriction to the sample rate is even stricter. |
| [问：] |
在一个多卡模拟和数字混合系统中，每个卡的模拟区和数字区分别布线
1:一般为了防止地压差，在模拟地和数字地之间放置一对反向并接的肖特基二极管，请问 ，此二极管选择的原则是什么？一般地电流的估算如何进行？能否对高速ADC采集电路推荐几个型号？谢谢！
2:多卡的模拟地和数字地在电源处一点连接，请问之前的连接线一般选择什么样的材料？直径或者面积多大？再谢！ |
| [答：] |
1. For the diode selection, you need to estimate the current return through the analog and digital ground. For the exact current value, it depends on the signals transmitted from one side to the other side which needs current return back.
2. For the connection, the trace should be as wider as possible. |
| [问：] |
请问给芯片加去藕电容和给电源加去藕电容，这两者有何区别？ |
| [答：] |
The decoupling capacitors to the parts should be placed as close as possible to the power pins of the part. The decoupling capacitors should be placed as close as possible to the output pin of the power supply. |
| [问：] |
请问在既有高速AD，又有数字电路，这样的pcb板在布线时电源和地该如何分配？是否有必要把两者的电源和地层独立做一层？ |
| [答：] |
The high speed ADC should be treated as analog part in your system. It is not necessary to add a specific ground and power supply plane to them. |
| [问：] |
在布线时除了数模分层，电流环路尽量小外还应怎样尽量避免数字信号对射频信号的干扰？如果可以结合示例 |
| [答：] |
This is a very general question. Using the ground to shiled the RF signal and high speed digital signal. Separate them phisically. Separate the current loop of the analog and digital signal, etc. |
| [问：] |
在电脑类电路布线时通常数字地，模拟地分开后在接口端会有一块独立的地以消除串扰，对于手机通常布线空间有限，如何实现这一原则 |
| [答：] |
There is no one fixed standard for layout. |
| [问：] |
pcb 出现电源干扰该如何查找，和调试？ |
| [答：] |
Can you describe your problem in more detail? You can send your question detailed description and the related test result and the schematic to china.support@analog.com. Our professional engineer will help you. |
| [问：] |
请问经常提到的数字地和模拟地要分开,一点接地,是指在同一个地平面上分成两个区,然后通过磁珠一点连接吗 |
| [答：] |
Yes. You can also connect the grounds directly without the FB. |
| [问：] |
有没有什么工具可对PCB布线进行时序分析?效果如果? |
| [答：] |
You can use HyperLynx from Mentors. |
| [问：] |
射频波段（MHz-GHz）电路板中的地连接问题 |
| [答：] |
Please use one large complete consecutive ground plane and area. It will provide good shileding. |
| [问：] |
How to design VCC trace in Digital IC and Analog IC? |
| [答：] |
It should be as wide as possible. |
| [问：] |
是否走线穿越的层越少越好 |
| [答：] |
Yes. |
| [问：] |
如果高速ADC的输出要从一块板引到另一块板，比如AD6644的输出。中间用排线连接的话，需不需要先进行单端到差分的转换？在排线中不同的差分线对之间需不需要用地先隔离？ |
| [答：] |
It depends on the length of the transmission. If you use differential, if would be better. If you use ground to shileding, that would be best. Anyway, if depends on your budget. |
| [问：] |
在DDR高速布线的时候，大家更多的是采用手工布线？还是先设定等长、间距、过孔等约束然后依靠软件自动布线呢？我要做的工作是一个672脚FBGA封装的FPGA与一个SODIMM插座之间的高速布线。选用的工具软件是Allegro，DDR的工作频率是400MHz。如果用Allegro自动布线能满足我的要求吗？我是一个新手没有相关经验，恳请专家们给与解答。谢谢！ |
| [答：] |
我们推荐用手工布线。同时请注意线的等长和阻抗控制。 |
| [问：] |
请问:高速时钟信号线如有多出分叉时,该如何端接? |
| [答：] |
一般情况下时钟分配我们建议用专用芯片。端接电阻一般是50欧姆。 |
| [问：] |
我做了一个基于dsp的数据采集电路(主频100MHz),但上电时(boot)却时好时坏,好象是复位不好,可我增加了复位电容很多,也并没有多大改善,请问有可能是布线的问题吗? |
| [答：] |
这个请先用示波器捕捉相关管脚的波形图，然后才可以下结论。在用示波器时，请使用模拟通道输入，不要使用有些示波器的逻辑输入口。这应该是与布局、布线有一定关系的。 |
| [问：] |
请问专家，如何估算pcb的寄生电容 |
| [答：] |
请参考第10页。 |
| [问：] |
那么，对于20～40Mhz的AD采样来说，模拟低和数字地是和在一起好，还是分开单点接地好？ |
| [答：] |
可以合在一起，放在系统模拟地上方。同时请参考这些器件的评估板。 |
| [问：] |
如何提高线路板的高频和电磁干扰？ |
| [答：] |
应该是消除干扰吧。这些需要从铺地考虑，在一定情况下需要考虑屏蔽盒。 |
| [问：] |
专家您好，我曾用两片AD8369A和B（高速VGA）为两路信号放大用，A、B并联在电源线下，且A在前但A的输出范围变小了，这是布线原因造成的吗？还望指教！ |
| [答：] |
您是将它们级联吗？请将您的原理图以PDF格式发送到china.support@analog.com, 同时请详细描述您的问题。 |
| [问：] |
请问高速板布线，布好后在用软件仿真时哪些参数是必须的？thanks |
| [答：] |
dropped |
| [问：] |
主持人,你好!请问在多层高频电路的PCB设计时,电源层与地层之间退耦的方式有哪些?我们在地层上发现有许多信号分量,消除它们的方式有哪些?有时发现去掉退耦电容地层的信号分量还要小一些. |
| [答：] |
请联系我们china.support@analog.com.我们会给您发送一些文档。 |
| [问：] |
主持人,你好!我们在设计一个含锁相环电路的测试板时,发现PLL的CP(谐波分量)对测试板的另一个低噪声放大器(单端输入)的干扰比较大.请问在PCB设计PLL和LNA时的应该着重注意的事项?能用哪些仿真工具仿真?谢谢! |
| [答：] |
在高速板上，时钟是一个需要格外小心的信号。请保护好时钟，也请减少时钟对别的信号的干扰。您可以在时钟信号周围使用地做屏蔽，也可以在远距离传输时钟信号时，使用差分方式如LVDS等。这个很难仿真。 |
| [问：] |
请问老师模拟放大电路怎样布线才能有效抑制射频干扰,例如(手机等对模拟放大电路的干扰) |
| [答：] |
可以使用屏蔽盒。 |
| [问：] |
据说信号频率高达400MHz以上时，PCB的设计需要通过仿真设计才能达到设计要求，请问这种说法是否有道理？如果需要仿真设计，请问有何种途径可以解决？ |
| [答：] |
不是很合理。应该是信号的波长与它的走线达到一定比例时需要考虑。不能过分依赖仿真工具。 |
| [问：] |
请问高频电路板应选用什么板材？表面一这定要镀金吗？ |
| [答：] |
您指的频率为多高？一般即便是射频，也可以采用FR-4. 但在做板子时，多与板子生产公司沟通是避免走弯路的一个好方法。 |
| [问：] |
地孔的布局及数量有何要求？ |
| [答：] |
您指的是射频板子吗？如果是，我们建议多加。一个原则是保证地平面之间电势尽量一样。 |
| [问：] |
请问AD6644时钟电路的频率稳定度和相位噪声要求是多少？ |
| [答：] |
首先AD6644是美国政府出口限制的芯片，请尽快跟我们的代理联系获得出口许可证，以免耽误您的生产。关于您提的技术问题，这个在DATASHEET 种有论述。我们的一篇APPLICATION NOTE AN-756是一个很好的参考文章。它可以在我们的网站上获得。 |
| [问：] |
请问贵公司能否提供一些数据采集系统的EVM板原理图？ |
| [答：] |
这些可以在我们的相关器件的网站上找到。如果有困难，请联系china.support@analog.com. |
| [问：] |
请问高速AD转换器的数字地和模拟地如何处理？地平面划分还是不划分？如果不划分的话板上的数字电路很多应该怎么处理？ |
| [答：] |
请发E-mail至china.support@analog.com, 我们将把参考文档发送给您。 |
| [问：] |
请问：运放所有的焊盘下面都需要把“地”去除？还是某几个特定的焊盘下面把“地”去除？还是整个运放的下面都需要把“地”去除？ 谢谢！ |
| [答：] |
这取决于信号的频率。在较高频率时，建议把整个运放下面的地都去除。我们高速运放评估板的原理图和布线图可以在我们网站上找到。如果有困难，请联系chian.support@analog.com |
