本文相关ADI器件：AD9850

关键词：软件无线电，直接数字合成技术，频率合成
【摘要】本文简要介绍了软件无线电、DDS技术的发展及原理，着重分析了一种DDS芯片AD9850的原理及其在软件无线电系统上变频器中的应用。

一、引　　言
　　电子战的发展对现代电子系统的体积、精度、稳定性、灵活性以及抗干扰性能等指标提出了越来越高的要求，相应地，对其“心脏”部分———频率源技术^［5］指标的要求也必须越来越高。在软件无线电系统上／下变频器中，为了得到较高的频率稳定度，以往采用琐相环（PLL）或高稳定性振荡电路来实现。但无论采用什么方法，其电路和结构都比较复杂，并且由于PLL存在捕获时间问题，其频率捷变时间较长这一固有特性使之很难满足高速、超高速的技术要求。但是电子技术的发展必将要求将来的频率源具有极高的精度、极高的频率稳定度、超高速的频率捷变速度以及灵活方便地产生多种信号的功能等。很明显，传统的软件无线电系统上／下变频器频率合成方式难以满足这些要求，并且在频率捷变时还存在相位不连续等缺点，因此有必要采用一种更为先进的频率合成技术—DDS（Direct Digital Synthesis）。本文简要介绍了软件无线电、DDS技术的发展及原理，着重分析了一种DDS芯片AD9850的原理及其在软件无线电系统上变频器中的应用。

二、软件无线电概述^{［3］［4］}
        软件无线电是无线电系统从模拟到数字再向前发展的新阶段，是用软件控制、数字信号处理（DSP）的方式来完成传统模拟无线电的功能的无线电电台，其目标是在完全可编程的硬件平台上，通过注入不同的软件，实现对工作频段、调制解调方式、信道多址方式等无线功能的改变，以形成不同标准的PCS终端或基站。理论上，最“纯粹”的软件无线电系统中除天线、高放、喇叭、ADC／DAC及其相应的滤波电路（抗混迭滤波器—Anti_—AliasingFilter及波形形成滤波器）以外，应该是完全由数字信号处理的形式来完成。但是基于目前的科技，在接收端，从天线上下来的射频信号需要经过模拟混频至中频（典型值为70MHZ或更低），然后（用65 M／70 M的采样率）进入ADC数字化，这里的采样一般是欠采样（带通采样），这之后的处理是由数字下变频器件（DDC－Digital Down Converter）将之再下变频至基带。方法是与本地的数控正交振荡器混频，得到I＆Q正交信号，再通过多次滤波、抽取，之后可能还需要按照信号的信源编码方式，进行相应的解码，还原出所需原始信号。相应的，其发送工作方式与接收方式几乎是完全对称的。
　　实际的软件无线电模块组成如图1所示。

三、DDS原理概述^［2］
　　DDS系统由频率控制字K、N－bits相位累加器、正弦查找表、D／A转换器、低通滤波器等组成。DDS在结构上可划分为数控振荡器（NCO）和数模转换器（DAC）2个模块。如图2所示。
　　模块NCO实现由数字频率值输入生成相应频率的数字波形，其工作过程如下：
        （1）以频率控制字确定一个频率值；
　　（2）该频率值以数字信号累加至相位累加器以生成实时数字相位信息；
　　（3）数字相位“字”转换成正弦表中相应的数字幅度值“字”，该数字幅度值“字”是一种抽样数字信号，可用编码来表示，通常采用3种格式：二进制偏移码、补码和带符号的幅度码。
　　模块DAC把NCO产生的数字幅度值高速且线性地转换为模拟幅度值，DDS产生的　　混叠干扰由DAC之后的抗混叠滤波器滤除。

　　假设系统的参考时钟频率为f_c，则f_o＝Kf_c／2^N，可见当N，f_c一定时，输出频率f₀大小仅取决于K。考虑当K＝1的特殊情况，频率分辨率△f＝f_c／2^N。可见相位累加器的值N决定了频率分辨率的大小。DDS系统的主要缺点是最高输出频率受限，工程实际应用中，为便于滤除D／A输出的一次像频，只能达到f_o＝0．4 f_c。目前，一系列的DDS产品相继问世，它们性能优越，性价比高，总线及控制也更易于与计算机接口连接，已被广泛应用于一些电子系统中，下面就以AD公司近期问世的一种DDS芯片AD9850^［3］为例来进行分析。

四、AD9850工作原理、特性及其应用

1．AD9850的工作原理及特性^［4］

        AD9850是AD公司生产的最高时钟为125 MHz，采用先进的CMOS技术的直接频率合成器。AD9850包括一个高速DDS，一个高速、高性能DAC，比较器等构成一个完全数
字控制可编程频率合成器，并且是具有时钟产生功能的高集成度芯片。AD9850功能框图如图3所示。

　　AD9850的DDS系统用32 bits相位累加器，在数据进入正弦查找表之前被截短成14bits，最后由内部集成的10 bits DAC产生模拟正弦信号输出。
　　AD9850用5 bits字去控制相位，其输出相位以180°，90°，45°，22．5°，11．25°及其任意组合的增量改变。AD9850还包括一个高速比较器，该比较器可构造成能接受DAC输出，以产生一个低抖动的方波输出装置，这样使AD9850用作时钟发生器时变得非常方便。通过外部的一个可调电阻，输出电流的幅度可被调节成10～20 mA，输出电压可达＋1 V。
　　频率调节、相位调节字可以并行或串行方式送入AD9850。并行输入方式是指重复输入5组而每组包括8 bits控制字的输入方式。其中第1字节控制相位调制、低功耗及输入方式。第2～5字节由32 bits频率控制字组成。其串行输入方式在一个管脚完成40 bits串行数据流输入。
　　由于AD9850采用CMOS技术，功耗较小，在＋5 V电源供电，125 MHz时钟时，能以380 mW功率工作。
        由此可见，AD9850有以下特点：
　　（1）125 MHz的时钟频率，＋5 V，功率为380 mW。40 MHz模拟输出时，DAC输出的抑制寄生动态范围SFDR（SFDR：spuriousfree dy－namic range）＞50 dB；
　　（2）32 bits频率控制字，5 bits相位调制，并行或串行输入控制接口形式，内置10 bitD－AC和高速比较器；当f_c＝125 MHz时，输出的频率分辨率达0．0291 Hz；
　　（3）在同一块芯片上集成了高性能DAC及高速比较器，极小的28管脚表面封装形式；
　　（4）AD9850的最高频率转换率为23 MHz（并行模式），3 MHz（串行模式），内置比较器输出方波TTL／CMOS兼容，上升下降沿为2ns，边沿抖动小于20 ps；AD9850输出的40MSPSDAC时钟的边沿抖动为50 ps，这样的性能足以满足绝大多数的AD变换时钟要求。

2．AD9850在软件无线电系统上变频器（DUC—Digital Upper Converter）中的应用

　　DDS芯片在通信系统及其通信测试仪表中应用最为广泛。如移动通信、卫星通信、扩频通信等系统中都可见到DDS的应用，这些系统对频率源的要求都极高。根据图1理想软件无线电的结构组成所示，数字下／上变频（DDC／DUC）是A／D／A变换后首先要完成的工作，包括数字下／上变频、滤波和二次采样，其运算量大，故多采用专用芯片来完成。因此，以下来分析AD9850在软件无线电系统上变频器中的应用。

　　图4中AD9850巧妙地置于锁相环的反馈支路中，充当分辨率极高的“小数分频器”，通过改写DDS的控制码来变化环路分频比，进而改变输出频率。由晶体振荡器产生的高稳定度基准频率，作为参考信号送到相位比较器，相位比较器输出的误差信号，经环路滤波器滤除无用的频率成分，用来控制压控振荡器（VCO），从而使环路入锁。将VCO的输出信号耦合一部分出来经M分频后作为DDS的时钟信号，改变DDS的频率控制字，就改变了锁相环的输出频率，控制关系如下：

　　f_o＝f_c×M×2 ^N／K

式中　f_o是VCO的输出频率；

            N是相位累加器的比特数；

            K是频率控制字；

            f_c是相位比较器的比相频率。
　　DDS的输出，经自适应滤波器送到相位比较器，以供产生环路锁定的误差信号。
VCO的输出信号即为上变频器的射频输出信号。
　　AD9850所需的参考时钟由可编程的N分频器来提供，频率控制字和可编程N分频器可以用DSP或CPU等器件进行控制。根据前述DDS的工作原理可知，在频率控制字和可编程N分频器（通过AD9850的并行／串行输入端口实施控制）的共同作用下，灵活地实现AD9850输入控制，这样在软件无线电系统上变频器中可灵活产生多种射频输出信号，并且可以获得模拟电路不可能得到的很多优点。例如，上图中用AD9850实现的频率输出调谐精度可达0．001 Hz；多种带宽的RF射频输出信号可以通过DSP或CPU控制单元进行选择，从而增强了上变频器的灵活应变性，不改变硬件就可以改变发射机的功能，使之适合于各种调制，包括模拟方法不易提供的调制功能。
　　在整个上变频器实现过程中，用AD9850实现可控制、灵活可变的频率输出是系统的核心所在。

五、结论
　　DDS是一种全新的频率合成技术，它主要应用于现代通信设备和通信测试仪表中。DDS由于其频率分辨率极低、频率捷变速度极快、频率捷变时相位连续、相位噪声低、集成度高、体积小、价格较低以及可灵活产生多种信号等传统频率合成技术无可比拟的优点而在通信、电子测量仪表、雷达等电子系统得到广泛的应用。通过对AD9850的以上分析可以看到，AD9850工作可靠，对参考时钟波形要求不高，输出信号稳定且信噪比极高，是一种性价比极高的DDS芯片，预计在不远的将来必将在通信领域得到更广泛的应用。